--續前文

                                                                                                                                     作者：Hello，Panda

Zynq UltraScale+  MPSoC架構

    Xilinx新一代Zynq針對控制、影象和網路應用推出了差異化的產品系，這在Xilinx早期的宣傳和現在已經發布的文件裡已經說得很清楚了。她的產品系如圖2所示。

圖2 產品表

        從圖2看到，這個系列的Zynq算是8核（或9核）異構產品：四核的ARM-CortexA53 CPU、雙核的Cortex-R5 RPU、Mali-400 GPU（一個Geometry核，兩個畫素核）、PL邏輯以及視訊編解碼器Codec核。

        在表2中，ZU2E、ZU3E為針對控制類應用，邏輯和Block RAM資源較少，沒有Video Codec和高速收發器。ZU4E、ZU2E和ZU7E針對視訊類應用，有內部的UltraRAM資源、Video Codec和GTH高速收發器。其他型號針對網路應用，除了Video Code沒有外，其它高大上的東西都有，比如更高速的收發器GTY，還有150G Interlaken和100G Ethernet  MAC/PCS/RS-FEC等。

         熊貓君是做影象的，下面的描述都是針對影象版的Zynq UltraScale+而言的。

         因為PS部分的資源是固定的，大家都一樣，在後面一起說就行。PL部分因為有這三個東西，將使設計如虎添翼：

        a)大量的Block RAM和Ultra RAM資源，小20Mb的內部RAM資源，對分塊處理影象，那應該會帶來不少的便捷；

        b)Video Code：這個東西是整合在PL側的硬核，有了它，影象壓縮和解壓縮都不用愁了；

        c)GTH：PL端整合的GTH收發器，對SDI、DP等影象介面接入那是十分的方便，當然也可以做PCIe咯。

不多說了，熊貓君從Xilinx官方文件UG1085上截一個圖來表示這個高大上通用SoC的系統級架構，也就是下面的圖3啦。

圖3  Zynq UltraScale+ MPSoC系統架構圖

    當初剛看到這個架構的時候，可高興壞熊貓寶寶了，一連吃了好幾框竹筍才勉強壓了驚。冷靜之餘，還讓熊貓君慢慢道來。

什麼16nm級工藝的先進性啊什麼什麼各種先進技術的應用之類的咱不聊，那是Xilinx的事兒，咱就重點閒掰扯一下這貨怎麼用。目前熊貓君打算就以下幾個方面入手：

     （1）關於硬體設計的：

          a) 電源系統和上電時序；

          b) 啟動載入；

          c)  IO資源；

          d) 系統整體效能彙總（根據Xilinx提供的官方資料整理）。

     （2）內部互聯結構

          可不要小看了這一部分，這是SoC的核心內容，所以單獨拿出來。

     （3）關於軟體設計的

          好吧，熊貓君也沒有拿到試用版的開發套件，只能根據自己的認識+官方文件聊聊了。

Part1：電源系統

        相比於Zynq-7000，這個電源系統要複雜一些，咱拋開低功耗版本（-L）的不談，就談正常情況，PS端也把電源域分成了普通電源域和低功耗電源域，然後PS端的GTR也是單獨供電的，還有還有，這個GTR的電壓竟然和PL端的GTH完全不同。圖4是Zynq-7000和Zynq UltraScale+ MPSoC電源系統的比較。

圖 4 電源系統比較

         典型的是，核心電壓由1.0V降至0.85V，PS端多了專門的GTR電壓。更低的核電壓，更多的核消耗和更高的時鐘頻率意味著更大的電流，預估PL和PS的核心光靜態電流就在3A左右。同時新的Zynq UltraScale+ PS端有兩個電源域，分別是全功耗電源域和低功耗電源域。二者的PL和PS間都是獨立的。

         關於上電順序，Zynq-7000的要求是：

         a) PS : 先同時上VCCPINT、VCCPAUX和VCCPLL，再上VCCO（MIO、DDR），但VCCO上電延時相對於VCCPAUX有一個必須遵守的最大延遲時間。

         b) PL : 先後依次是VCCINT、 VCCBRAM、 VCCAUX和 VCCO，VCCO上電延時相對於VCCAUX有一個必須遵守的最大延遲時間。

         但是Zynq UltraScale+ MPSoC有不同的要求：

         a) 在PS系統裡，必須保證低功耗電源域先上電，待上電完成後再給全功耗系統上電。

         b) 在低功耗電源域內的上電順序是：VCCPINTLP先上電，然後VCCPAUX、VCCPADC、和VCCPLL沒有特別要求，最後給VCCOPIO上電。

         c) 在全功耗電源域內先給VCCPINTFP（VCCPINTFP_DDR）上電，然後VMGTRAVCC、 VCCPLL和 VCCDDRPLL以任何順序上電，最後是給MGTRAVTT和VCCODDR上電。

         d) PL 上電完全獨立，依次是VCCINT、VCCINT_IO/VCCBRAM、VCCAUX/VCCAUX_IO和 VCCO。