Intel FPGA 專用時鐘引腳是否可以用作普通輸入,輸出或雙向IO使用?
阿新 • • 發佈:2019-07-20
原創 by DeeZeng
FPGA 的 CLK pin 是否可以用作普通輸入 ,輸出或雙向IO 使用? 這些專用Clock input pin 是否可以當作 inout用,需要看FPGA是否支援。 像cyclone V的CLK in 同時支援 作為普通的 inout 而有些FPGA則不支援那我們可以如何確認是否支援呢? 可以檢視 FPGA 的pinout Excel 資料表 https://www.intel.com/content/www/us/en/programmable/support/literature/lit-dp.html 比如 檢視 Cyclone IV 的 EP4CE22
你會看到當CLK的時候 , IO 屬性就沒了,所以Cyclone IV 的CLK pin 是做不了 output的。 (因為CLK是input 所以當input IO 是可行的)
這是理論,如果需要驗證 可以建一個簡易quartus工程驗證一下就好了。
再比如 檢視 Cyclone V 的
IO 和 CLK 屬性同在 , 所以 Cyclone V的 CLK pin 是同時支援 Input/Output屬性的。
如果需要確認其他FPGA系列的 IO屬性,可以用同樣的方式來確定!
&n