Cadence 15.7-筆記-03
-
根據Datasheet中的封裝尺寸確定PCB上的Footprint尺寸：
1、 引腳尺寸；（單個最小引腳）
2、 Silkscreen外框；（中央主體投影）
3、 Assembly外框；（中央大主體連線引腳）
4、 Placebound尺寸。（整個器件外框）
- 為了避免焊接或安裝過程中傷及板上的走線，電路板上的走線通常與板邊有一定距離。建立的允許佈線區域叫Route Keepin。
-
允許零件擺放區域：Package keepin。
- 高速電路中的電源線通常要設定得比較寬，以減小電源系統分配系統的阻抗，因此電源走線通常都要單獨設定線寬規則。可使用20mil。
-
利用OrCAD Capture CIS 進行原理圖設計；利用Cadence PCB Editor 進行PCB佈局佈線；光繪檔案（Artwork）製作，生成Gerber檔案。
-
Package Type:
Homogeneous 同款子部件
Heterogeneous不同款子部件
CTRL+N 切換到另外子部件
CTRL+B 切換到原來子部件
-
F4 持續放置匯流排入口
CTRL 拖動線或者按F4，持續連線匯流排入口線
ED[0..31] ED[0:31]
-
生成網表
1、 重新編號；
2、 DRC檢查；
3、 生成網表。
-
如何快速積累經驗：
1、 學習SI、PI、EMC設計的基本原理。
2、 向高手學，不是向老手學。
3、 仔細分析學到的經驗方法。
4、 設計中模擬驗證。
5、 後期測試，對比模擬結果。
6、 下次使用上次經驗。
-
Allegro PCB Editor：用於建立修改設計檔案，是主要的設計工具。
-
Padstack Designer：用於建立及修改焊盤padstacks。
-
DB Doctor：用於檢查設計資料中的錯誤。生成光繪檔案前必須進行DBDoctor檢查。
-
Allegro Constraint Manager：約束管理器，佈局佈線約束規則的建立、管理、評估、檢查等。可以與Allegro PCB Editor和Allegro PCB SI等完美整合，非常方便進行互動設計。
-
Allegro PCB Router：自動佈線工具。
-
Allegro PCB SI：電路板訊號完整性模擬工具，反射、串擾等噪聲分析。佈線前後都可使用，佈線前主要進行約束規則的開發。
-
Allegro PCB PI：電源完整性模擬工具。可能不能模擬電源平面分割情況，可以用其他工具替代。
-
IPC 7351 封裝參看組織網站
免費軟體PCBM IPC Viewer