1. 程式人生 > 其它 >米聯客MLK-F6-CZ05-7015 開發平臺硬體手冊

米聯客MLK-F6-CZ05-7015 開發平臺硬體手冊

使用者須知—使用必看

 

核心板使用人員:

您好!感謝您使用我公司產品,為避免在開發過程中遇到問題,請您在使用前閱讀以下幾點內容。

 

1、硬體手冊對開發板引數說明來源於開發板原理圖,如有疑問請檢視原理圖 或聯絡銷售、技術支援。

2、請使用穩壓電源供電,不要使用紋波較大的電源供電。

3、請不要對核心板上的元件進行改動,如有必要,請聯絡客服或技術支援。

4、未聯絡客服或技術支援,對開發板進行改動,造成開發板損壞,不在質保範圍,需使用者自行承擔。

 

 

常州一二三電子科技有限公司/溧陽米聯電子科技有限公司

 

 

技術服務部

1 整體概述

2017年米聯客MLK-F6-CZ05-7015系列開發平臺釋出以來,米聯客ZYNQ系列開發平臺和核心模組經過多次迭代升級,在工業自動化、水利電力控制裝置、醫療影象裝置等領域廣泛應用,產品效能接受了廣大客戶的檢驗,穩定可靠。2021 年因晶片普遍緊缺漲價,核心模組再次升級以確保供貨穩定和降低使用者的使用成本。

2 硬體引數概述

 

MLK-F6-CZ05-7015

核心板硬體引數

SOC 型號

XC7Z015CLG485-2I

ARM 主要引數

Cortex-A9 雙核主頻 766M

FPGA 主要引數

型號

XC7Z015CLG485-2I

FPGA 架構

Artix7

速度等級

-2

邏輯單元(Logic Cells)

74K

查詢表(LUTs)

46200

Block RAM(#36kb Blocks)

3.3Mb

DSP(DSP slices)

160

觸發器(Flip-flops)

92400

XADC

1 (GPIO複用)

GTP/GTX

4

核心電源

1.0V 電源最大輸出 8A 確保系統穩定

PS DDR

DDR3L 1GB 1066MHZ*32bits

EMMC

8GB

FLASH

128Mbit QSPI-Flash

PS 晶振

33.3333MHZ(核心模組上)

PL 晶振

100MHZ(底板上)

JTAG介面

2 路(其中PS_JTAG預留未用)

GTP/GTX

晶振

4

125MHZ 差分時鐘(底板上)

SFP

2 SFP+介面,單路最大支援 6.25Gbps (PCIE 公用 1 GTP,因此不能同時使用 PCIE)

PCIE 介面

PCIE2.0 X2(SPF 公用 1 GTP,因此不能同時使用 SFP)

千兆乙太網

1 PS 千兆乙太網和1 PL 千兆乙太網

HDMI 輸出

1 HDMI 輸出,支援DVI1.0/HDMI1.0 協議,最大輸出 1080@60fps

USB 2.0

通過跳線帽可自由切換 HOST OTG 模式

USB 串列埠

2 USB 轉串列埠,1 PS 端和1 PL 端,MINI 介面

SD

1 TF 卡介面,一路預留的 TF1 卡介面(不焊接 EMMC 時可使用)

CAN

2 SN65HVD232DR

RS485

2 SP3485EN-L/TR

EEPROM

1 24LC02

RTC

1 DS1337

按鍵

4 個使用者按鈕

LED

8 個使用者LED

CEP

1 40 CEP 介面,共 38 GPIO / 19 對差分

FEP 擴充套件 IO

2 FEP 高速擴充套件介面,HR BANK,共 96 GPIO / 48 對差分(其中FEPB僅限於核心板7020使用)

電源輸入

核心模組

12V@3A

功能底板

12V@3A

連線型號

核心模組

DF40HC-100DP-0.4V 4

功能底板

DF40HC-100DS-0.4V 4

FEP-底板

泰科 5177983

FEP-子卡

泰科 5177984

外形尺寸

核心模組

60mm*35mm

功能底板

158mm*105mm

聯結器合高

3mm

3 核心模組

 

 

4 功能底板

 

 

 

 

5 硬體詳細描述

 

1:ZYNQ SOC

 

核心模組搭載了一顆 XILINX 可程式設計 SOC 晶片 XC7Z015CLG485-2I。該晶片集成了 ARM Cortex-A9 雙核 CPU

以及可程式設計邏輯單元,同時具備了硬體程式設計和軟體程式設計功能。

 

SOC 型號

XC7Z015CLG485-2I

ARM 主要引數

Cortex-A9 雙核主頻 766M

FPGA 主要引數

型號

XC7Z015CLG485-2I

架構

Artix7

速度等級

-2

邏輯單元(Logic Cells)

74K

查詢表(LUTs)

46200

Block RAM(#36kb Blocks)

3.3Mb

DSP(DSP slices)

160

觸發器(Flip-flops)

92400

XADC

1 (GPIO 複用)

引出 GTP/GPX

4

引出 MIO

54 (可用38)

引出 PL HR IO

150(72對差分)

 

 

 

2:DDR 記憶體

核心模組搭載了 2 片鎂光(MicronDDR3L 記憶體。2 片與 ZYNQ PS 記憶體介面相連。

單片 DDR 記憶體大小是 512MB ,資料介面是 16bitPS 2 片記憶體組成 32bit 資料介面,記憶體大小 1GB,記憶體

資料主頻高達 1066MHZ,資料頻寬可達 1066MHz*32bit

注意:由於 Vivado 軟體中 DDR 的型號不全,為相容核心模組使用的 DDR,使用軟體時,選擇 MT41K256M16 RE-125,核心模組根據市場供貨,以及商業及工業級會選用以下幾種型號進行量產:

MT41K256M16TW-107:P(商業級 DDR 用於商業級核心模組) MT41K256M16TW-107 IT:P(工業級 DDR 用於工業級核心模組) MT41K256M16TW-107AAT:P (車規級DDR 用於工業級核心模組)

 

PS DDR 無需進行PIN 腳約束,使用的時候只需要對 ZYNQ IP DDR 配置部分正確設定相關引數。

 

 

 

 

 

 

3:QSPI

 

4bit SPI FLASH,型號為W25Q128FV,可用於儲存資料和程式碼。

主要技術引數:128Mbit

-x1, x2, and x4 支援

-最高時鐘 104 MHz, rates @ 100 MHz 4bit 模式下可以達到 400Mbs

-工作於 3.3V

-為了正確使用 QSPI FLASH 工作於 4bit 模式, MIO[1:0,8]需要被正確設定。 MIO[8]需要通過 一個 20K 的上電阻上拉到 3.3V,4bit FLASH 可以工作於反饋模式。 Zynq 只支援 24bit 的定址 空間,128Mb 是通過內部 bank 的切換實現全部訪問。

注意:核心板模組的 QSPI FLASH 型號根據市場貨源而定,目前米聯客使用以下 2 種型號,客戶購買板卡的時候如果需要知道型號可以問下客服,一般程式設計可以不需要知道型號。

PS 部分的 FLASH IO ZYNQ IP 中配置,通過閱讀原理圖,可以快速正確定位 QSPI FLASH MIO 的位置。

 

 

4:EMMC

 

核心板焊接了 8GB 大容量的 EMMCEMMC 連線到了 ZYNQ PS 端介面,介面採用 SD 模式。EMMC 具備體積小,容量大,使用方便,速度快等優點,資料時鐘可以達到 50MHZ。由於直接焊接在核心板上, 因此可以使用在震動或者環境相對惡劣的場合。

注意:EMMC 根據應用場合供貨情況會選擇不同的相容型號目前已經量產過的EMMC 型號如下:

KLM8G1GEME-B041(商業級 EMMC 用於商業級核心模組)

KLM8G1GESD-B04Q(現用型號) (工業級EMMC 用於工業級級核心模組)

KLMBG4GEUF-B04P(車規級 EMMC 用於工業級級核心模組)

KLMBG4GEUF-B04Q(車規級EMMC 用於工業級級核心模組)

PS 部分的SDIO IOZYNQ IP 中配置,通過閱讀原理圖,可以快速正確定位 EMMC 所在的 SDIO1 MIO的位置。

 

 

 

 

 

 

 

 

 

5:SD介面

 

開發板 TF-CARD 與主晶片 PS 部分連線,支援 SDIO 模式。TF-CARD 可以用來儲存資料和程式, 如 LIUNX 作業系統。PS 部分相關的引腳是 MIO[40-47],其中包含了 TF 卡檢測訊號。 TF 卡由於沒有防寫功能,因此防寫不起作用。由於 TF 卡工作在 3.3V ,而 MLK-F6 MIO[40-47]工作於 1.8V,因此使用了 TXS02612 作為電平橋接晶片。

PS 部分的 SDIO IO ZYNQ IP 中配置,通過閱讀原理圖,可以快速正確定位 TF 卡所在的 SDIO0 MIO 的位置。

MLK-F6 同時將核心板 EMMC IO 引出至 TF1,預設不焊接。

 

 

 

 

 

 

 

 

 

 

6:PS 系統時鐘

 

對於 PS 的系統輸入時鐘只需要在 ZYNQ IP 核中正確設定時鐘頻率,不需要進行 PIN 腳約束。

7:PL 時鐘

 

底板具備一顆 100MHZ 時鐘輸入到 ZYNQ 晶片 PL 端的 BANK34 GC 管腳 P 端,供 PL 端的 IO 使用。

 

8:GTX 時鐘

 

一路 125M 差分 GTX 時鐘,在功能底板上

 

 

MGT 時鐘的 PIN 腳定義可以通過閱讀原理圖直觀獲知。

 

 

9:上電覆位

開發平臺上電覆位訊號是 PS_POR_B,此復位訊號接到上電覆位晶片 TPS3106K33DNVR。底板將不再把 MR

引出,使用者如有需要 DDR 復位的可將 MR 單獨引出。

 

開發平臺外部復位訊號是 PS_RST_B,此復位訊號接到功能底板的按鍵輸入。

 

 

10:模式開關

 

模式開關 SW1 在底板上,通過設定模式開關,可以實現 JTAG 模式、SD 卡模式、QSPI 模式的切換。

 

 

 

 

 

11:PS乙太網

     乙太網晶片整合在功能底板上,PS 部分乙太網 RGMII 介面在 ZYNQ IP 中配置,通過閱讀原理圖,可以快 速正確定位以 RGMII 介面所在的ETH0 的MIO 的位置。

 

乙太網的RJ-45 介面在功能底板上。

 

 

 

為節省成本,PS乙太網和PL乙太網晶片共用一個時鐘晶片。

 

12:PL乙太網

PL 集成了 1 路PL 乙太網,在BANK34,該BANK 是 HR BANK,IO 電平是 3.3V

 

13:USB2.0介面

 

 

USB2.0 使用 USB3320 晶片,連線 FPGA MIO29~39&MIO46,使用排針通過跳線帽切換 ID 的上拉接 VDD333V3)和下拉接地(GND)達到兩種模式的切換 HOST(上拉),OTG(下拉)。

14:USB_MINI串列埠

 

 

底板上集成了2路USB轉串列埠,1路PS端和1路PL端。ZYNQ ARM UART 通過 CP2104 USB 轉串列埠晶片實現和電腦通訊,用於資訊除錯。

讀者需要注意,這的 UART_TXD 實際上是資料放心是從 UART 晶片到 ZYNQ 晶片,UART_RXD 資料放心是從 ZYNQ 晶片到 UART 晶片。

 

 

 

15:HDMI介面

 

 

功能底板的 HDMI 輸出介面直接由 FPGA 驅動,支援最大 1080@60fps 輸出。

功能底板的原理圖中,為了快速直觀定位到 FPGA PIN 腳,在定義的功能網路部分有具體的 FPGA PIN 腳號。

 

 

 

 

 

 

16:SFP+光口

 

XC7Z015CLG485-2I 有 1 組共 4 對 GTP 介面。其中 MGT112 的 2 對 GTP 用於 SFP+光通訊介面, 最大支援速率 6.25Gbps。

 

在功能底板上,MGT112 引出到 SFP+介面。

 

 

 

17:PCIE介面

 

PCIE 金手指

 

 

XC7Z015CLG485-2I 1 組共 4 GTP 介面。其中 MGT112 2 GTP 用於 PCIE2.0X2

 

 

 

18:EEPROM&RTC時鐘

DS1337 是一款低功耗,具有 56 位元組非失性 RAM 的全 BCD 碼時鐘日曆實時時鐘晶片。

 

M24C02 是基於 I2C 匯流排的儲存器件,遵循二線制協議,它具有介面方便,體積小,資料掉電不丟失等特點。

 

19:CEP介面

 

 

功能底板整合40PIN的CEP介面, 共 38 個 IO / 19 對差分,可用於單端 IO 的通訊,也可以用於 LVDS 的通訊。CEP介面在BANK13上,供電來源於底板 VADJ4,可以通過跳線帽選擇電壓(支援 1.8V, 2.5V, 3.3V)。

 

 

20:按鍵

 

在功能底板上有 4 個按鍵,1路復位按鍵,1路 MIO 按鍵,2路 PL 按鍵。

 

21:LED

 

在功能底板上有 8 LED,1 路 PS LED7 PL LED

 

 

22:CAN

 

底板上有 2 路 CAN 通訊介面,連線到 PL 端 BANK34 的 IO 上,CAN 收發晶片選用了 TI 公司的 SN65HVD232DR 晶片,工作在 3.3V。

 

 

 

 

23:RS485

 

底板上有 2 路 RS485 通訊介面,連線到 PL 端 BANK34 的 IO 上。

 

 

 

 

24:JTAG介面

 

 

底板整合 2 路 JTAG 介面,1 路 PS_JTAG(預留未用)和1 路 PL_JTAG,以供下載和除錯。

核心板僅引出 JTAG 的 IO,未做測試介面,使用者自行設計底板時需要做 JTAG 介面。

 

 

 

25:FEP高速擴充套件介面

 

底板整合 2 路 FEP 高速擴充套件介面,每路具有 48 個 IO / 24 對差分,其中核心板 7015 僅能使用 FEPA,核心板 7020 可以使用 FEPA和 FEPB 。

FEP 高速擴充套件介面可以用於單端 IO 的通訊,單端 IO 最高 250M,也可以用於 LVDS 的通訊。

 

FEPA 供電來源於底板 VADJ1 ,可以通過跳線帽選擇電壓(支援 1.8V, 2.5V, 3.3V) ;

FEPB 供電來源於底板 VADJ2 ,可以通過跳線帽選擇電壓(支援 1.8V, 2.5V, 3.3V) 。

 

 

 

 

26:電源管理

 

核心板電源

核心板整合電源管理,核心板輸入電壓支援5V和12V,預設12V

核心板上電時序如下:

底板電源

MLK-F6 底板具有一個 12V 電源供電介面。此介面電源供電,可以用於實際開發和測試,請使用配套電源或穩壓電源對開發板進行供電,板卡配套電源為 DC-12V/2A。為防止底板 3V3 電源先啟動, 從核心板引出 PG_1V35 來使能底板上的5V、3.3V、2.5V、1.8V電源。

 

 

 

 

 

注意:

 

27:散熱片

FPGA 正常工作時會產生大量的熱量,開發板主晶片增加了一個散熱片,防止晶片過熱。若使用時還是過熱可自行新增風扇,底板上有風扇的預留介面。

 

28:結構尺寸圖

 

核心板結構尺寸圖:35(mm)x 60(mm)    PCB:14 層

 

底板尺寸結構圖:80mmx125mmPCB:8

 

 

6 ZYNQ-XC7Z015 CLG485 BANK 分佈

 

7 命名規則

 

米聯客硬體全新啟用新的命名規則,對於老的型號,兩個名字會同時使用

 

1:核心模組命名規則

 

2:開發平臺命名規則

 

S-代表單板

F-代表核心板+底板方式的FEP擴充套件介面的開發平臺

H-代表核心板+底板方式的FMC-HPC擴充套件介面的開發平臺

L-代表核心板+底板方式的FMC-LPC擴充套件介面的開發平臺

附錄1:常見問題

1聯絡方式

技術交流群網址: https://www.uisrc.com/f-380.html檢視最新可以加入的QQ

 

技術微信:18951232035

技術電話:18951232035

 

官方微信公眾號(新微信公眾號):

  1. 2售後

    1、7天無理由退貨(人為原因除外)

    2、質保期限:本司產品自快遞簽收之日起,提供一年質保服務(主晶片,比如FPGA 或者CPU等除外)。

    3、維修換貨,需提供淘寶訂單編號或合同編號,聯絡銷售/技術支援安排退回事宜。

    售後維修請登入工單系統:https://www.uisrc.com/plugin.php?id=x7ree_service

    4、以下情形不屬於質保範疇。

    A:由於使用者使用不當造成板子的損壞:比如電壓過高造成的開發板短路,自行焊接造成的焊盤脫落、銅線起皮 等

    B:使用者日常維護不當造成板子的損壞:比如放置不當導致線路板腐蝕、基板出現裂紋等

    5、質保範疇外(上方第4條)及質保期限以外的產品,本司提供有償維修服務。維修僅收取器件材料成本,往返運 費全部由客戶承擔。

    6、寄回地址,登入網頁獲取最新的售後地址:https://www.uisrc.com/t-1982.html

  2. 3銷售

    天貓米聯客旗艦店:https://milianke.tmall.com

    京東米聯客旗艦店:https://milianke.jd.com/

    FPGA|SOC生態店:https://milianke.taobao.com

     

    銷售電話:18921033576

     

    常州溧陽總部:常州溧陽市中關村吳潭渡路雅創高科製造谷 10-1幢樓

  3. 4線上視訊

    https://www.uisrc.com/video.html

  4. 5軟體下載

    https://www.uisrc.com/f-download.html