AD的差分輸入與單端輸入

單端輸入，輸入信號均以共同的地線為基準。這種輸入方法主要應用於輸入信號電壓較高(高於1V)，信號源到模擬輸入硬件的導線較短(低於15 ft，1ft=304.8mm)，且所有的輸入信號共用一個基準地線。如果信號達不到這些標準，此時應該用差分輸入。對於差分輸入，每一個輸入信號都有自有的基準地線;由於共模噪聲可以被導線所消除，從而減小了噪聲誤差。
單端輸入時，是判斷信號與 GND 的電壓差。差分輸入時，是判斷兩個信號線的電壓差。
信號受幹擾時，差分的兩線會同時受影響，但電壓差變化不大。 (抗幹擾性較佳) 而單端輸入的一線變化時，GND不變，所以電壓差變化較大。(抗幹擾性較差)。

差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方面：
A．抗幹擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲幹擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。
B．能有效抑制EMI，同樣的道理，由於兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。
C．時序定位精確，由於差分信號的開關變化是位於兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合於低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

版權所有權歸卿萃科技 杭州FPGA事業部，轉載請註明出處

作者：杭州卿萃科技ALIFPGA

原文地址：杭州卿萃科技FPGA極客空間 微信公眾號

掃描二維碼關註杭州卿萃科技FPGA極客空間

AD的差分輸入與單端輸入