基於FPGA的dds發生器與lcd顯示
阿新 • • 發佈：2018-02-25
最大值 http 文件名 AC 最小 clas col 復位 png
設計文件說明 1
電路板 2
DAC電路 3
按鍵 4
FPGA 5
電源 6
晶振 6
操作 7
上電 7
電源開關 7
復位 8
DAC波形輸出與示波器的接法 9
DAC芯片旁邊插針為3個 9
波形設置 9
頻率設置 10
幅值設置 10
復位操作 10
設計文件說明
- 頂層文件
文件名：DDS_top.v
該文件為工程的頂層文件，相當於C語言中的主函數，下面的文件相當C語言中的子函數。
在FPGA中，這個文件就是頂層電路。
DDS算法模塊：
32位加法器：
10位加法器：
32位寄存器：
10位寄存器：
TLC5615驅動模塊：
按鍵消抖模塊：
按鍵編碼模塊：
電路板
該設計中涉及到的硬件電路如下：
DAC電路
按鍵
FPGA
電源
晶振
操作
上電
接入5V電源，用配套的線，USB那端接電腦即可；
電源開關
按下電源開關
復位
輸出正弦波
DAC波形輸出與示波器的接法
DAC芯片旁邊插針為3個
圖示接口接示波器！
謹防短路！
波形設置
一上電後，輸出的波形默認為正弦波，每按下一次按鍵，輸出的波形就會切換到另外一種波形。
頻率設置
初始頻率設置為100Hz，每按一次按鍵增加100HZ。設置範圍為100Hz到25KHz。
幅值設置
初始幅值設置為最大值的十分之一，每按一次按鍵增加十分之一。設置到最大之後又再按一次，又會變為最小。
復位操作
復位按鍵，按下，有回到剛上電的狀態。
顯示
第一行顯示波形；
第二行顯示頻率和有效值；
基於FPGA的dds發生器與lcd顯示