基於labview和fpga的信號發生器
設計文件說明 1
電路板 2
DAC電路 3
按鍵 4
FPGA 5
電源 6
晶振 6
操作 7
上電 7
電源開關 7
復位 9
DAC波形輸出與示波器的接法 10
DAC芯片旁邊插針為3個 10
波形設置 10
頻率設置 11
幅值設置 11
復位操作 11
顯示 12
基於labview和fpga的信號發生器（實現FPGA部分，不提供labview代碼）
要求：
【1】正弦波、方波、鋸齒波、三角波。
【2】頻率、幅值、相位可調，調節步進值：頻率0.1，幅值0.1，相位1；
【3】頻率最高：20k；峰值最高：3.3。
【4】波形選擇控制字 頻率控制字 相位控制字幅值控制字由labbiew產生然後發送給fpga進行控制。
【5】串口9600，數據協議由FPGA進行確定。
電路板
該設計中涉及到的硬件電路如下：
DAC電路
FPGA
電源
晶振
操作
上電
接入5V電源，用配套的線，USB那端接電腦即可；
電源開關
按下電源開關
復位
輸出正弦波
DAC波形輸出與示波器的接法
DAC芯片旁邊插針為3個
圖示接口接示波器！
謹防短路！
通信協議
每次必須發送完8幀數據包才能控制dds輸出波形！！！
第1幀 | 第1、2比特設置波形[1:0] | 設置波形，2比特，占用1幀，由串口的第1幀數據的第1、2比特傳入， 2‘b00:正弦波； 2‘b01:三角波； 2‘b10:方波； 2‘b11:鋸齒波 | rxd_data_processing.v文件 |
第2幀 | 整幀設置頻率的[7:0] | ||
第3幀 | 整幀設置頻率的[15:8] | ||
第4幀 | 整幀設置頻率的[23:16] | ||
第5幀 | 整幀設置頻率的[31:24] | ||
第6幀 | 整幀的前7個比特設置幅值[6:0] | ||
第7幀 | 整幀設置相位[7:0] | ||
第8幀 | 整幀的前2個比特設置相位[9:8] | ||
第9幀 | 保留 | ||
第10幀 | 保留 |
接收串口數據幀組合成數據包
解析串口發送過來的數據包
頂層信號連接
波形控制原理
頻率控制原理
幅值控制原理
相位控制原理
基於labview和fpga的信號發生器