SylixOS向用戶提供arch層關中斷的接口，其接口名稱為archIntDisable()，調用該函數將禁用所有外設的中斷。

在ARM體系結構體中，對於ARM系列、Cortex-A系列的芯片，arch層接口archIntDisable()的實現方式如程序清單1.1所示。

程序清單1.1 非Lite版本的arch層中斷關閉方式

FUNC_DEF(archIntDisable)  
    MRS     R0 , CPSR  
    ORR     R1 , R0, #0x80  
    MSR     CPSR_c, R1  
    MRS     R2 , CPSR  
    AND     R2 , R2, #0x80  
    CMP     R2 , #0x80  
    BNE     archIntDisable  
BX      LR  
FUNC_END()  
 

上述代碼由匯編語言實現，可以看出archIntDisable函數主要是將CPSR寄存器中的中斷失能位置1，以達到屏蔽所有中斷的作用。
Lite版本中斷關閉方式

但在ARM Cortex-M、Cortex-A系列的芯片中，並不存在CPSR寄存器，它提供BASEPRI中斷屏蔽寄存器，SylixOS采用中斷優先級的方式屏蔽arch層中斷，其archIntDisable接口的實現方式如程序清單2.1所示。

程序清單2.1 Lite版本的arch層中斷關閉方式

FUNC_DEF(archIntDisable)  
MRS     R0 , BASEPRI                  
MOV     R1 , #LW_CFG_CORTEX_M_INT_MASK  
    MSR     BASEPRI,  R1  
    BX      LR  
    FUNC_END()  
 

Lite版本中arch層關中斷的方式是根據中斷優先級掩碼進行屏蔽，其宏定義LW_CFG_CORTEX_M_INT_MASK即表示中斷優先級掩碼，SylixOS默認設置為2，即當調用archIntDisable函數時，中斷優先級大於2的中斷號將被屏蔽，中斷優先級小於2的中斷號將無法被屏蔽。

因此在Lite版本的BSP中，需要將各個外設器件的中斷優先級設置為大於2，這樣才能關閉所有中斷，否則SylixOS可能在一些需要關閉中斷的關鍵代碼處由於關不住某一外設中斷而導致錯誤。

設置外設中斷優先級的接口定義如程序清單2.2所示，各個驅動外設可以根據實際情況進行設置。

程序清單2.2 設置中斷優先級函數

#include <SylixOS.h>  
ULONG  API_InterVectorSetPriority (ULONG  ulVector, UINT  uiPrio);  

SylixOS Lite版本中斷優先級設置