在使用Verilog進行數字設計或者構建驗證平臺時,如果連接模塊端口的線網或變量的寬度與端口定義的寬度不一致,在進行仿真時將有可能出現邏輯功能與期望不一致的情況，本文將對此類情況進行示例分析。

首先，在IEEE 1364-2001中，模塊的端口對於信號的傳輸類似於連續賦值語句對於信號的傳遞，因此，對於連續賦值語句的要求也適用於信號通過端口的傳遞過程（對此可以理解，在具體物理實現後的是不存在模塊端口的，信號將通過線網在電路中傳輸）。其次，Verilog中，與輸入端口（input）和雙向端口（inout）連接的數據類型只能是線網類型，和輸出端口連接的可以是線網類型也可以是變量類型（具體連接的是線網還是變量取決於具體設計意圖）。因為線網類型在傳輸過程中對於未聲明線網處理的特點（參考前幾期topic），那麽在端口連接的過程中，可能存在端口寬度不匹配導致的部分線網未連接等情況的出現，而這些情況有可能導致邏輯功能異常。針對端口連接過程的特點，這裏有以下幾種情況可以需要分析：

1>端口寬度和連接線網或者變量的寬度一致；

2>端口寬度小於連接線網或者變量的寬度；

3>端口寬度大於連接線網或者變量的寬度；

4>輸入端口沒有連接或者無驅動；

更多資訊，請關註下方二維碼！

RTL基本知識：線網或變量寬度與端口寬度不匹配