??

1. Java語言

2. Java生態

1. 先進的並不斷演進的編程理念。各種設計模式、架構，基於Java衍生出來。

2. 開放的Java社區。基於Java的開源項目眾多、層出不窮。Java社區奉行開放的文化，源源不斷的產生各種開放的資源。相較之下，IC生態則由於較高的專業門檻，而在很大意義上是封閉的。

3. 強大的工具支持。開發環境有Eclipse/Netbeans/Intellij IDEA等強大的工具，相較之下Verilog使用的vim和EDA編輯工具猶如處在石器時代。其他如UML建模工具可以實現建模之後直接轉化為Java代碼，代碼結構可視化工具可以直接分析Java代碼生成結構圖等。

4. 品類繁多且仍在不斷增加的各種庫：每一種庫即是對一個方面的賦能。

5. 先進的Java虛擬機（JVM）：JVM已經成為很多想要實現跨平臺的語言的首選後端。很多新生的語言都是基於JVM設計，代碼最終生成與Java一樣的字節碼（class）文件，供Java虛擬機解釋運行。

??

1. 門和開關層（GSL）建模模型，可以基於建模方法論（Methodology）進行建模（model a hardware model）；

2. 門和開關層（GSL）模型驗證，可以直接運行查看運行結果進行驗證；

3. GSL模型轉化為Verilog語言；

4. RTL層建模模型，與Verilog很貼近；

5. RTL層模型驗證，可以直接運行查看運行結果進行驗證；

6. RTL層模型轉化為Verilog語言；

1. GSL模型驗證，基於值的傳播。值的變化在線和節點上進行傳播，如果值沒有變化則不會進行傳播（可以避免拓撲中的環導致的死循環）。

2. RTL模型驗證，基於事件驅動模型，參考Verilog event schedule機制。當有wire或reg的值變化，而又有依賴這個reg和wire的邏輯時，則執行這段邏輯。邏輯的執行又導致新的事件產生。在一個time slot中，一直執行，直到沒有新的事件產生為止。

1. 使用Intellj IDEA等IDE提供的斷點功能，在執行時停下來觀察變量的值。也可以單步執行、步入、步出等功能跟蹤代碼執行流程。

2. 使用Junit庫進行單元測試。

3. 使用log機制，記錄執行過程中的log，執行完成之後再行分析。

數字電路建模 - jchdl