數字電路邏輯設計摘要
阿新 • • 發佈:2018-10-20
二進制 缺省 數字 就是 表達式 單元 code 真值表 $2
數字電路邏輯設計摘要
BCD碼
- Binary Coded Decimal, 使用二進制碼(4位)的形式來表示(一位)十進制
- 有權BCD碼: 8421, 2421等
- 無權BCD碼: 余3碼等
一個邏輯表達式的功能表達方式
- 通過真值表顯示
- 通過真值表我們已經知道了該表達式的邏輯功能, 現在我們根據真值表畫出卡諾圖得出最小項 $\to$ 我們的表達式
最小項的重要性
- 現在給出一個邏輯表達式式: AB + BC, 現在要我們通過設計一個電路實現這個表達式
- 該表達式中有ABC三個變量, 我們需要有三個輸入, 在觀察AB發現, 這個使用C的值我們似乎(其實是可以確定的)無法確定, 現在就是最小項發揮作用的時候了, 通過將原來的表達式轉換為一個最小項表達式, 式子中所有的單元都是有這3個變量組成的而沒有缺省項, 這樣我們在設計電路的時候就會清楚很多
- 最小項表達式是畫出卡諾圖的前提, 而我們畫出卡諾圖的目的就是為了化簡, 因此可以說最小項表達式可以方便我們化簡電路
求解一個函數(F)的最小項表達式
- 下面的幾個的前提都是先求出F的最小項表達式
- 求解F非的最小項表達式:
- 就是F的最小項表達式的剩余項
- 求解F*的最小項表達式:
- F的最小項表達式中的每一個項與F*的最小項表達式中的每一個項的和為$2^n - 1$
實際電路設計中
- 一般需要將得到的表達式轉為與非表達式
譯碼器
- 二-十進制譯碼器: 3線-8線譯碼器
全加器與半加器
- 區別: 全加器考慮到了進位, 而半加器不考慮進位
- 對於1位(幾位指的有幾個信號組成的)的全加器畫出真值表, 對於多為的全加器好像不好畫(那就不畫了)
數字電路邏輯設計摘要