時序邏輯電路基礎
題目：簡述建立時間和保持時間，作圖說明
建立時間Tsu（setup）：觸發器在時鐘上升沿到來之前，其數據輸入端的數據必須保持不變的最小時間。
保持時間Th（hold）：觸發器在時鐘上升沿到來之後，其數據輸入端的數據必須保持不變的最小時間。
題目：最小周期計算
Tco：寄存器更新延遲。clock output delay，時鐘觸發到數據輸出的最大延遲時間
最小時鐘周期：Tmin = Tco + Tdata + Tsu - Tskew。最快頻率Fmax = 1/Tmin
Tskew = Tclks – Tclkd。
題目：什麽是Clock Jitter和Clock Skew，這兩者有什麽區別。
時鐘抖動（Clock Jitter）：指芯片的某一個給定點上時鐘周期發生暫時性變化，使得時鐘周期在不同的周期上可能加長或縮短。
時鐘偏移（Clock Skew）：是由於布線長度及負載不同引起的，導致同一個時鐘信號到達相鄰兩個時序單元的時間不一致。
區別：Jitter是在時鐘發生器內部產生的，和晶振或者PLL內部電路有關，布線對其沒有影響。Skew是由不同布線長度導致的不同路徑的時鐘上升沿到來的延時不同。
題目：什麽是亞穩態，產生的原因，如何消除？
亞穩態：是指觸發器無法在某個規定時間段內達到一個確定的狀態。
原因：由於觸發器的Tsu和Th不滿足，當觸發器進入亞穩態，使得無法預測該單元的輸出，這種不穩定是會沿信號通道的各個觸發器級聯傳播。
消除：兩級或多級寄存器同步。理論上亞穩態不能完全消除，只能降低，一般采用兩級觸發器同步就可以大大降低亞穩態發生的概率，再加多級觸發器改善不大。
題目：同步和異步
同步復位和異步復位的區別
同步復位是復位信號隨時鐘邊沿觸發有效。異步復位是復位信號有效和時鐘無關。
同步邏輯和異步邏輯的區別
同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系
同步電路和異步電路區別
同步電路有統一的時鐘源，經過PLL分頻後的時鐘驅動的模塊，因為是一個統一的時鐘源驅動，所以還是同步電路。異步電路沒有統一的時鐘源。
題目：談談對Retiming技術的理解
Retiming就是重新調整時序，例如電路中遇到復雜的組合邏輯，延遲過大，電路時序不滿足，這個時候采用流水線技術，在組合邏輯中插入寄存器加流水線，進行操作，面積換速度思想。
轉載請註明出處：NingHeChuan（寧河川）
個人微信訂閱號：矽農
如果你想及時收到個人撰寫的博文推送，可以掃描左邊二維碼（或者長按識別二維碼）關註個人微信訂閱號
知乎ID：NingHeChuan
微博ID：NingHeChuan
原文地址：https://www.cnblogs.com/ninghechuan/p/9800338.html
時序邏輯電路基礎