現在的所有努力，都只為靠近你，因為你就是我的50歐姆點。
這是一句射頻情話，你懂這句情話背後的深意嗎？今天，班妹，就過來為你詳細揭祕。

閒言少敘，今日份重點：
一、 阻抗匹配電路的作用
二、 阻抗匹配的理想模型
三、 電感電容的高頻特性
四、 Smith圓圖在RF匹配電路除錯中的應用
五、 RF匹配電路除錯的注意事項
六、 小結

一、 阻抗匹配電路的作用

阻抗控制在硬體設計中是一個比較重要的環節，IC廠商針對其應用一般會向終端產商提供PCB板材質、PCB疊層、PCB板厚等一些相關參考設計建議（這些都是跟PCB阻抗控制設計息息相關的），終端廠商在拿到這些資料後，會結合實際情況據此進行本地化的設計調整，然後將相關設計資料及要求提供給PCB的生產廠家進行PCB生產。

針對不同訊號系統有不同的特徵阻抗值，比如75ohm、100ohm、90ohm、50ohm等，而對頻率較高的RF訊號來講，最常見的是50ohm的阻抗控制。

在實際的PCB設計中，RF傳輸線通常都會採用微帶線和帶狀線的走線方式， 且需要選取參考層來進行阻抗控制。考慮到晶片的RF特性、實際PCB生產工藝、及元器件用料的因素，除了需進行PCB RF傳輸線的阻抗控制外，在硬體設計上通常還需新增一些匹配網路電路用作RF的除錯，一般說來，其作用大概為以下幾種：

1、諧振頻率以及頻寬的調整
2、功率、EVM、ACLR、PA電流、傳導雜散和輻射雜散等指標的除錯等

圖1 某IC廠商建議的4-layer層疊方式

二、 阻抗匹配的理想模型

射頻工程師大都遇到過匹配阻抗的問題，通俗的講，阻抗匹配的目的是確保能實現訊號或能量從“訊號源”到“負載”的有效傳送，其最最理想模型當然是希望Source端的輸出阻抗為50歐姆，傳輸線的阻抗為50歐姆，Load端的輸入阻抗也是50歐姆，一路50歐姆下去，這是最理想的。

圖2 理想阻抗傳輸

然而實際情況是：源端阻抗不會是50ohm，負載端阻抗也不會是50ohm，這個時候就需要若干個阻抗匹配電路，而匹配電路就是由電感和電容所構成，這個時候我們就需要使用電容和電感來進行阻抗匹配電路除錯，以達到RF效能最優。

三、 電感電容的高頻特性

要用電感電容解決高頻的效能問題，那我們就需要先了解下電容和電感這些器件在高頻的特性。

翻一翻以前的物理課本，對電容器，是用平板表面積與平板間距的比值來定義其容量：

（A代表平板表面積，d代表平板間距，理想情況下在平板間沒有電流流動）

但在高頻訊號通過時，電容器平板間的實際電介質存在損耗（也就是板間有傳導電流流動），所以，電容器的阻抗需要表示成電導和電納的並聯組合：

圖3 高頻電容等效電路

而對電感而言，在射頻電路中經常使用的電感為線圈結構，其線圈是用導線在圓柱體上繞制而成，線圈除了具有與頻率無關的電阻之外，它還存在一個“電感”，而臨近的繞圈間存在著分離的移動電荷，所以它還存在一個寄生旁路“電容”。

圖4 高頻電感等效電路

在高頻時，電容器中的電介質產生了損耗，所以電容器在諧振點前，呈現的阻抗特性與頻率成反比；而對電感器而言，當頻率接近諧振點時，高頻電感的阻抗迅速提高，當頻率繼續提高時，寄生電容C的影響成為主要的，線圈阻抗逐漸降低。

所以，一個實際電感或者電容並不能簡單用電感量或電容量來衡量，而應該將其當成寄生旁路電容C、串聯電阻R、寄生電感L的綜合效應，這個時候通過一個等效網路去模擬要更為合理，當然，具體使用時，有時還需考慮集總引數和分佈引數電路模型。

圖5 高頻電容阻抗頻率曲線

圖6 高頻電感阻抗頻率曲線

四、 Smith圓圖在RF匹配電路除錯中的應用

說完電感、電容的高頻特性，接著我們來看看Smith圓圖。

Smith圓圖上可以反映出如下資訊： 阻抗引數Z，導納引數Y，品質因子Q，反射係數，駐波係數，噪聲係數，增益，穩定因子，功率，效率，頻率資訊等抗等引數。

圖7 Simth圓圖

是不是一臉懵，我們還是來看阻抗圓圖吧：

圖8 阻抗圓圖

阻抗圓圖的構圖原理是利用輸入阻抗與電壓反射係數之間的一一對應關係，將歸一化輸入阻抗表示在反射係數極座標系中，其特點歸納如下：

1.上半圓阻抗為感抗，下半圓阻抗為容抗；
2.實軸為純電阻，單位圓為純電抗；
3.實軸的右半軸皆為電壓波腹點（除開路點），左半軸皆為電壓波節點（除短路點）；
4.匹配點（1，0），開路點（∞，∞）和短路點（0，0）；
5.兩個特殊圓:最大的為純電抗圓，與虛軸相切的為匹配圓；
6.兩個旋轉方向:逆時針轉為向負載移動，順時針轉為向波源移動。

導納圓圖與阻抗圓圖互為中心對稱，同一張圓圖，即可以當作阻抗圓圖來用，也可以當作導納圓圖來用，但是在進行每一次操作時，若作為阻抗圓圖用則不能作為導納圓圖。

Smith圓圖中，能表示出一些很有意思的特徵：

在負載之前串聯或並聯一個可變電感/電容，電路圖如圖9左側4個圖所示，將得到Smith圓圖上右側的幾條曲線。對應Smith阻抗圓及導納圓，其運動軌跡如下：

1、使用Smith阻抗圓時，串聯電感順時針轉，串聯電容逆時針轉；
2、使用Smith導納圓時，並聯電感，逆時針轉，並聯電容順時針轉。

圖9 聯接集中元件，Smith軌跡變化規律

五、 匹配電路除錯的注意事項

以上串並聯元件對應的smith圖上的運動軌跡可作為除錯的參考及對結果的初步判斷，而至於RF匹配電路實際除錯過程中的注意事項，一般而言有五項：

1 .電感/電容值不要過小，原因是要維持匹配的穩定性，因為電感/電容值會有誤差，以電容為例子，大概有±0.1pF的誤差，如果是一個容值為 0.3pF的電容，則誤差高達33%，其容值範圍為0.2pF~0.4pF，這可能會導致每片PCB的Tx/Rx Performance不一致，進而影響工廠量產時的良率。

1. 落地電容值不要過大，是因為依照容抗公式:
   

電容值越大，容抗越小，因此落地電容值過大，則可能會讓訊號都流到地端。

3.電感/電容值不要過於冷門，原因是方便備料。若是常見的值，則所有廠家都會有，量產過程中，避免出現廠家缺料的情況。

4.儘可能設計成Low Pass Filter，原因是這樣可以抑制諧波。常用的 Low Pass Filter的組合如下:

圖10 Low Pass Filter組合

1. 對一般消費電子產品而言，匹配電路整個頻帶的smith原圖軌跡需落在VSWR=2的圓內，且其整個頻帶的阻抗軌跡儘可能收斂，這是最重要的原則，上述步驟，是以單一頻率點來做匹配，但最後看整個頻率範圍內的Smith Chart軌跡，才能決定這一組匹配值可否採用。（如圖11和圖12）
   
   圖11 Smith Chart軌跡

圖12Smith Chart軌跡

六、 小結

對於靠近PA或者DUP等射頻前端器件的匹配網路大家都會預留，但在一些物聯網產品設計中，由於產品尺寸較小又需要設計PCB板載天線，有些工程師為了節省空間而省掉了靠近天線端的匹配網路，從而導致在RF效能的優化過程中或者認證要求的雜散測試中束手無策，造成產品開發週期加長或者硬體設計的改版，得不償失。

因此，在實際的電路設計中，還是建議預留匹配電路，不管是射頻前端還是後端的部分。

另外，還存在這樣的一種可能，在將靠近天線端的匹配網路作為“天線”的一部分進行除錯時，雖然駐波比得到了優化，但天線系統的效率反而會降低。所以，在整機環境較為惡劣的情況下，僅僅想依靠匹配網路的調整去提升整機的無線效能會有一定的難度，而且會存在雜散超標的風險。

調整匹配電路雖然能降低反射，但同樣會引入損耗，為了優化效能多增加元器件，還有可能在生產製程上增加一些SMT issue的風險。

介紹完阻抗匹配之後，大家對史密斯圓圖還有疑問嗎？歡迎大家來和班妹討論