vivado中如何使用chipscope
如何使用chipscope
參考： https://www.cnblogs.com/liujinggang/p/9813863.html
Xilinx FPGA開發實用教程---徐文波 田耘
1.ChipScope Pro工作原理
ChipScope Pro是一款線上除錯軟體，可以觀察FPGA內部的任何訊號，觸發條件，資料寬度和深度等。不足在於速度和資料量。
ChipScope用於在測試過程中觀察晶片內部訊號。便於除錯。
將邏輯分析儀、匯流排分析儀、虛擬IO小型軟體核直接插入到使用者的設計當中，訊號在作業系統速度下被採集下來，從程式設計介面中引出，再將採集到的訊號通過Chipscope Prol邏輯分析儀中進行分析。
怎麼做到的？
線上除錯：在使用者設計中插入相應的核，當用戶程式執行時，所測訊號經過核送到JTAG鏈，傳到PC機上ChipScope軟體。便於觀察。
訊號---》ILA--》ICON--》JTAG--》Alalyzer
元件：
核生成器：
整合控制核ICON：具備JTAG邊界掃描埠通訊功能，必不可缺，一個ICON可同時最多連線15個核。
整合邏輯分析儀核ILA:提供觸發和跟蹤功能.
1輸入輸出觸發邏輯
2資料捕獲邏輯：儲存在晶片的RAM中
3控制核狀態邏輯
虛擬輸入輸出核VIO:實時監控和驅動FPGA內部的訊號，可以觀測FPGA任意訊號的輸出結果。
非同步輸入訊號
同步輸入訊號
非同步輸出次您好
同步輸出訊號
適用於處理器外設匯流排的整合匯流排分析核 OPB/IBA
適用於處理器本地匯流排的整合匯流排分析核 PLB/IBA
安捷倫跟蹤核ATC2
整合的誤位元率測試核IBERT
核插入器:
自動將上述核插入到使用者經過綜合的設計中
分析儀：
完成核的晶片配置，觸發設定，跟蹤顯示等功能。
TCL指令碼介面：
通過TCL指令碼語言和JTAG鏈，完成與晶片的互動通訊
2.開發流程
1.建立工程
2.插入及配置核
2.1執行Synthesize
2.2新建cdc檔案
2.3 ILA核的配置
3. Implement and generate programming file
4.利用Analyzer觀察訊號波形
4.1聯結器件
4.2下載配置fpga
4.3載入訊號埠名
4.4設定觸發訊號
4.5執行並觀察訊號波形
開發例項：ISE如何使用ChipScope
https://www.cnblogs.com/liujinggang/p/9813863.html
3.Vivado如何使用Chipscope
Vivado作為新的設計工具，並沒有整合Chipscope，取而代之的是新的debug工具：hardware debug。後者的優勢是可以與SDK聯合除錯，軟硬體協同開發時非常有用，但其無法實時持續的觀測訊號的變化，且從目前2013.4的版本反應的無法抓取非頂層檔案訊號的問題（大量時序錯誤）對設計開發非常不便。
通過對Chipscope工作原理的分析，應該可以通過間接的方式在VIVADO工程中使用，經過上板測試，確實可以做到，下面是實現的步驟：
1、 Synthesis後點擊Open Synthesized Design，完成後點選File原工程綜合後匯出netlist(.edn)和constraint(.xdc)；
2、 開啟Chipscope的Core Insert，將step1中的netlist作為輸入，指定輸出檔名及路徑；
3、 Chipscope隨後自動載入step2的netlist，按照需求新增訊號，方法與ISE呼叫時相同；
4、 點選Chipscope介面裡的insert按鍵，生成攜帶ILA核的netlist檔案；
5、 建立新的VIVADO工程，選擇post-syn方式，隨後加入step4的netlist(.ngo)和step1的constraint；
6、 Implement step5建立的VIVADO工程，獲得BIT檔案(此過程會報一個ucf與xdc的critical warning，不用關注它)；
7、 原工程按照規範流程implement、bitgen，最後匯出SDK；
8、 按照規範流程完成SDK應用程式開發；
9、 用Chipscope Analyzer配置step6生成的bit檔案到晶片，配置介面選擇匯入step2儲存的cdc檔案，配置完成後，執行SDK中的run as，隨後設定chipscope的觸發條件；
10、此時可以觀察訊號的實時輸出；