最近設計的電路板返修的機器上出現多個MOS管被擊穿的情況，看到這篇檔案細讀了一遍 很有收穫，最終加了齊納管防護解決。記錄下來~
  MOS管一個ESD敏感器件，它本身的輸入電阻很高，而柵-源極間電容又非常小，所以極易受外界電磁場或靜電的感應而帶電（少量電荷就可能在極間電容上形成相當高的電壓（想想U=Q/C）將管子損壞），又因在靜電較強的場合難於洩放電荷，容易引起靜電擊穿。靜電擊穿有兩種方式：一是電壓型，即柵極的薄氧化層發生擊穿，形成針孔，使柵極和源極間短路，或者使柵極和漏極間短路;二是功率型，即金屬化薄膜鋁條被熔斷，造成柵極開路或者是源極開路。JFET管和MOS管一樣，有很高的輸入電阻，只是MOS管的輸入電阻更高。
 

靜電放電形成的是短時大電流，放電脈衝的時間常數遠小於器件散熱的時間常數。因此，當靜電放電電流通過面積很小的pn結或肖特基結時，將產生很大的瞬間功率密度，形成區域性過熱，有可能使區域性結溫達到甚至超過材料的本徵溫度（如矽的熔點1415℃），使結區區域性或多處熔化導致pn結短路，器件徹底失效。這種失效的發生與否，主要取決於器件內部區域的功率密度，功率密度越小，說明器件越不易受到損傷。
　　反偏pn結比正偏pn結更容易發生熱致失效，在反偏條件下使結損壞所需要的能量只有正偏條件下的十分之一左右。這是因為反偏時，大部分功率消耗在結區中心，而正偏時，則多消耗在結區外的體電阻上。對於雙極器件，通常發射結的面積比其它結的面積都小，而且結面也比其它結更靠近表面，所以常常觀察到的是發射結的退化。此外，擊穿電壓高於100V或漏電流小於1nA的pn結（如JFET的柵結），比類似尺寸的常規pn結對靜電放電更加敏感。
　　所有的東西是相對的，不是絕對的，MOS管只是相對其它的器件要敏感些，ESD有一個很大的特點就是隨機性，並不是沒有碰到MOS管都能夠把它擊穿。另外，就算是產生ESD，也不一定會把管子擊穿。靜電的基本物理特徵為：（1）有吸引或排斥的力量;（2）有電場存在，與大地有電位差;（3）會產生放電電流。這三種情形即ESD一般會對電子元件造成以下三種情形的影響：（1）元件吸附灰塵，改變線路間的阻抗，影響元件的功能和壽命;（2）因電場或電流破壞元件絕緣層和導體，使元件不能工作（完全破壞）;（3）因瞬間的電場軟擊穿或電流產生過熱，使元件受傷，雖然仍能工作，但是壽命受損。所以ESD對MOS管的損壞可能是一，三兩種情況，並不一定每次都是第二種情況。上述這三種情況中，如果元件完全破壞，必能在生產及品質測試中被察覺而排除，影響較少。如果元件輕微受損，在正常測試中不易被發現，在這種情形下，常會因經過多次加工，甚至已在使用時，才被發現破壞，不但檢查不易，而且損失亦難以預測。靜電對電子元件產生的危害不亞於嚴重火災和爆炸事故的損失。
　　電子元件及產品在什麼情況下會遭受靜電破壞？可以這麼說：電子產品從生產到使用的全過程都遭受靜電破壞的威脅。從器件製造到外掛裝焊、整機裝聯、包裝運輸直至產品應用，都在靜電的威脅之下。在整個電子產品生產過程中，每一個階段中的每一個小步驟，靜電敏感元件都可能遭受靜電的影響或受到破壞，而實際上最主要而又容易疏忽的一點卻是在元件的傳送與運輸的過程。在這個過程中，運輸因移動容易暴露在外界電場（如經過高壓裝置附近、工人移動頻繁、車輛迅速移動等）產生靜電而受到破壞，所以傳送與運輸過程需要特別注意，以減少損失，避免無所謂的糾紛。防護的話加齊納穩壓管保護。
　　現在的mos管沒有那麼容易被擊穿，尤其是是大功率的vmos，主要是不少都有二極體保護。vmos柵極電容大，感應不出高壓。與乾燥的北方不同，南方潮溼不易產生靜電。還有就是現在大多數CMOS器件內部已經增加了IO口保護。但用手直接接觸CMOS器件管腳不是好習慣。至少使管腳可焊性變差。