1. 程式人生 > >Verilog 加法器和減法器(3)

Verilog 加法器和減法器(3)

       手工加法運算時候,我們都是從最低位的數字開始,逐位相加,直到最高位。如果第i位產生進位,就把該位作為第i+1位輸入。同樣的,在邏輯電路中,我們可以把一位全加器串聯起來,實現多位加法,比如下面的四位加法電路。這種加法電路叫行波進位加法器

image


     每一級的進位cout傳到下一級時都有一個延時,假設為t, 則總的延時為 n*t, n為運算元的位數,比如四位行波進位加法器,為4t。因為t是固定的時間,所以32位或者64位加法時候,這個時延可能不可接受,影響電路的時序,所以我們需要找到更加高效的加法器。