1、輸入和輸出的壓差

LDO的輸入輸出的壓差是有要求的，如果太小會導致工作不正常。 AMS1117，在輸入6.2V，輸出5.0V（即：壓差1.2V）時，輸出紋波超過100mV。將輸入提高到6.5V（即：壓差提高到1.5V）後，輸出紋波減小到20mV以內。可見，該型號對輸出波形穩定的最小壓差為1.5V。設計時應保證輸入和輸出的壓差大於1.5V，這樣才能保證獲得較高質量的輸出。

2、最小負載電流(Minimum Load Current)

有些LDO會對最小負載電流有要求。若實際應用中負載較輕，低於LDO的最小負載要求，可能會造成LDO的非正常工作。

LM1117-ADJ，輸出1.26V給FPGA的核電壓供電。在FPGA載入前，該電壓輸出可高至1.60V，在FPGA載入後才達到正常的1.26V。原因是LM1117-ADJ具有5mA的最小負載電流要求，FPGA在載入前其核電壓幾乎不消耗電流，達不到最小負載要求，從而導致輸出異常。解決的方法是在LDO輸出並上一個小於250Ω的電阻負載（對應5mA負載電流），以滿足其最小負載電流的要求。