模組呼叫

模組呼叫有兩種方法：

位置關聯：

引用時，嚴格按照模組定義的埠順序來連線，不用標明原模組定義時規定的埠名。

名稱關聯：

引用時用”.”符號，標明原模組定義時規定的埠名

例如：

原模組：
module and (C,A,B);

input A,B;

output C;

...

位置關聯：
and A1 (T3,A,B); //例項化時採用位置關聯，T3對應輸出埠C，A對應A，B對應B
名稱關聯：
and A2 (.C(T3),.A(A), .B(B));//例項化時採用名字關聯，.C是and器件的埠，其與訊號T3相連

建議：在例化的埠對映中採用名字關聯，這樣，當被呼叫的模組管腳改變時不易出錯。

懸空埠的處理

在例項化中，可能有些管腳沒用到，可在對映中採用空白處理。

更多參見這裡

模組命名

注意事項：

1.模組命可以由字母，數字，下劃線組成。 2.模組第一個字母必須是字母。 3.命名是大小寫敏感的。 4.最好模組命能表明模組意思。 5.模組命要和檔名一致。 6.在verilog中，也可以使用ANSI C風格進行埠宣告 如（module fulladd4(output reg [3:0] sum））