AC620FPGA學習筆記——ROM資料顯示

• ROM資料顯示
• 硬體結構
• 整體框架
• IP核配置
• 程式碼部分
• 頂層程式碼

ROM資料顯示

工程地址：https://github.com/HaHaHaHaHaGe/Planof2019_half/tree/master/Course_Project/FPGA/class05_onchipROM
基於數碼管的專案增添ROM資料輸出

硬體結構

開發板：AC620

整體框架

注ROM是由IP生成的生成步驟如下：
建立mif/hex檔案
IP核建立
在IP核配置中匯入mif/hex檔案
完成

IP核配置

選擇ip核生成檔案儲存的位置

配置rom大小（位寬與words）以及儲存器選擇

埠控制配置

mif/hex檔案匯入

程式碼部分

程式碼過多更多程式碼在github

頂層程式碼

module top(
	rst,
	clk,
	lock595,
	out595,
	clk595
);

input rst,clk;
output lock595,out595,clk595;

wire clk1;
wire clk2;
wire clk3;
wire [31:0]data;
reg [2:0]addr;

frequencydivider frequencydivider1
 
(
	.clk(clk),
	.rst(rst),
	.fclk(clk1)
);


frequencydivider frequencydivider2(
	.clk(clk1),
	.rst(rst),
	.fclk(clk2)
);

frequencydivider frequencydivider3(
	.clk(clk2),
	.rst(rst),
	.fclk(clk3)
);


rom rom1 (
	.address(addr),
	.clock(clk3),
	.q(data)
);



BCDDisplay BCDDisplay1(
	.clk(clk),
	.rst
 
(rst),
	.data(data),
	.lock595(lock595),
	.out595(out595),
	.clk595(clk595)
);


[email protected](negedge clk3,negedge rst)
if(!rst)
	addr <= 3'b0;
else
	addr <= addr + 3'b1;

endmodule