1. 程式人生 > >verilog generate—for語句用法

verilog generate—for語句用法

這篇部落格轉載自:https://wenku.baidu.com/view/b7d08952be23482fb4da4c15.html

需要注意三點:

①  generate-for語句必須用genvar關鍵字定義for的索引變數;

② for的內容必須用begin…end塊包起來,哪怕只有一句;

③ begin…end塊必須起個名字;

例如:一個引數化的gray-code to binary-code 轉換器;這裡採用複製產生多個assign語句的形式來實現。

以上generate—for等效於以下程式碼