1. 程式人生 > >VHDL的不可綜合語句有什麼用?

VHDL的不可綜合語句有什麼用?

VHDL有很多不可綜合語句,以前總是想不通,既然不能綜合,要他們 幹啥?

比如說wait,wait on....等等,

後面終於想通了,你可以用來寫testbench啊,哈哈哈哈,

用來寫激勵檔案用,並不是用來用邏輯功能的,哈哈哈,

這些教科書真是的,沒有一本書提過這些的用途,真是的 ̄へ ̄。