按照快取記憶體的寫策略的不同，有寫直達和寫回WB兩種快取記憶體：

1. 寫直達快取記憶體：一旦快取記憶體中的一個字被修改，則在主存中要立即修改
2. 寫回快取記憶體： 並不是立即寫回，而是當被修改的字從快取記憶體中被替換或清除時，才真正修改主存

在偵聽協議的設計中，主要有兩種設計選擇：一是寫直達快取記憶體還是寫回快取記憶體，二是寫無效WI，還是寫更新WU協議

MSI協議

三態寫回無效MSI（modified，shared，invalid）

狀態：

1. 無效 I 狀態：
2. 共享 S 狀態：它意味著該塊在快取記憶體中未被修改過，主存中是最新的，在其他快取記憶體中可能有也可能沒有該塊的拷貝

3. 修改 M 狀態：它意味著只有該快取記憶體中有該塊的最新拷貝，主存中的拷貝是過時的，在其他快取記憶體中沒有該塊的有效拷貝。

事件：

快取記憶體一致性協議中，每個快取記憶體控制器接收兩方面的輸入：

1. 處理器發出的請求：處理器讀PrRd、 處理器寫PrWr
2. 匯流排上偵聽到的事務：匯流排讀BusRd、匯流排互斥讀BusRdx、匯流排寫回BusWB
   
   • 匯流排讀BusRd：快取記憶體控制器將地址放到總線上，請求一個數據塊，由主存或者Cache提供資料。
   • 匯流排互斥讀：請求資料塊，該目的是要修改該資料塊，並且自己獨佔，其他cache都無效。
   • 匯流排寫回BusWB：cache將資料塊寫入記憶體

為了支援上面的事件，快取記憶體控制器又提供了一種新事件：FLUSH，目的是為了響應出現在總線上的事務，並能把該事務所請求的塊從快取中cache直接放到總線上，而不是通過記憶體再傳進資料。

上圖中A/B表示快取記憶體控制器觀察到事件A發生了，或者說由於事件A導致了該轉換的發生，除了發生狀態轉換外，還要產生一個動作B；“-”表示空動作，Flush動作表示由快取記憶體來請求塊到總線上。

無效狀態：

1. 當有處理器讀PrRd事件時，就會發生cache miss這樣就會裝入新資料，但此時其他的cache可能有也可能沒有，所以進入S狀態，當然需要匯流排讀事件的支援，所以觸發匯流排讀事件BusRd
2. 當有處理器寫PrWr事件時，會導致cache miss，呼叫匯流排互斥讀BusRdX事件（目的是告訴其他cache我要修改這個cache,你們先都無效掉），把要寫入的資料裝入cache(這是由於採用寫直達且不分配策略)，然後再修改，這時就會進入M狀態

共享狀態：

1. 當有處理器讀PrRd事件時，因為資料就在本cache內且是最新的所以直接命中，還是S狀態。
2. 當有處理器寫PrWr事件時，呼叫匯流排互斥讀BusRdX事件（目的是告訴其他cache我要修改這個cache,你們先都無效掉），當更新資料後，需要進入M狀態，告知這是最新的資料，主存中的資料也是過時的。
3. 當接收到總線上有讀BusRd的事件時，當在共享態接受到別人的匯流排讀資訊時，與我無關，所以還是S狀態。
4. 當接收到總線上有互斥讀BusRdX的事件時，我知道你要當老大了，所以我也只能聽從你的安排，把自己無效掉。進入I狀態

修改過狀態：

1. 當有處理器讀PrRd事件時，因為為讀事件，且M代表當前cache的資料是要比其他的新，所以直接命中，不影響其他cache。所以進入M狀態
2. 當有處理器寫PrWr事件時，同樣也是因為當前cache是最新的，所以直接更新寫，對其他cache不產生影響，所以還是進入M狀態。
3. 當接收到總線上有讀BusRd的事件時，因為現在我在M狀態，我的資料是最新的，所以當然由我提供資料，所以產生FLUSH事件，最後進入S狀態。
4. 當接收到總線上有互斥讀BusRdX的事件時，因為你告訴我只能你當老大，沒辦法我只能讓出，但是讓出前我需要把玉璽交出來，所以先FLUSH，然後進入了無效I狀態讓你當老大。

以胡偉武老師著的《計算機體系結構（第二版）》第12章習題第6題為例，題目如下：

假設在一個雙CPU多處理器系統中，兩個CPU用單匯流排連線，並且採用監聽一致性協議（MSI），cache的初始狀態均為無效，然後兩個CPU對記憶體中統一資料塊進行如下操作：CPU A讀、CPU A寫、CPU B寫、CPU A讀，寫出每次訪問後兩個CPU各自的cache的狀態變化。

接下來分析CPU A/B中各自cache的狀態變化：

1. 初始狀態時，cache均為無效，即為I；
2. CPU A讀：
   
   • 當CPU A的cache處於無效狀態時，有處理器讀PrRd事件發生，就會發生cache miss這樣就會裝入新資料，但此時其他的cache可能有也可能沒有，所以進入S狀態，當然需要匯流排讀事件的支援，所以觸發匯流排讀事件BusRd。此時CPU A的cache狀態為S狀態。
   • 此時CPU B的cache依舊處於無效狀態。
3. CPU A寫：
   
   • 當CPU A的cache處於共享狀態（S）時，有處理器寫PrWr事件發生，呼叫匯流排互斥讀BusRdX事件（目的是告訴其他cache我要修改這個cache,你們先都無效掉），當更新資料後，需要進入M狀態，告知這是最新的資料，主存中的資料也是過時的。此時CPU A的cache狀態為M狀態。
   • 此時CPU B的cache依舊處於無效狀態。
4. CPU B寫：
   
   • 當CPU B的cache處於無效狀態（I）時，有處理器寫PrWr事件發生，會導致cache miss，呼叫匯流排互斥讀BusRdX事件（目的是告訴其他cache我要修改這個cache,你們先都無效掉），把要寫入的資料裝入cache(這是由於採用寫直達且不分配策略)，然後再修改，這時就會進入M狀態。
   • 此時處於M狀態的CPU A cache，通過匯流排偵聽到有匯流排互斥讀BusRdX事件發生，則把自己的cache狀態給無效掉了，此時，CPU A的cache狀態為I狀態。
5. CPU A讀：
   
   • 當CPU A的cache處於無效狀態時，有處理器讀PrRd事件發生，就會發生cache miss這樣就會裝入新資料，但此時其他的cache可能有也可能沒有，所以進入S狀態，當然需要匯流排讀事件的支援，所以觸發匯流排讀事件BusRd。此時CPU A的cache狀態為S狀態。
   • 此時處於M狀態的CPU B cache，通過匯流排偵聽到有讀BusRd的事件時，因為現在我在M狀態，我的資料是最新的，所以當然由我提供資料，所以產生FLUSH事件，最後進入S狀態。