寫在前面

連續分配方式會形成許多“碎片”，雖然可通過“緊湊”方法將許多碎片拼接成可用的大塊空間，但須為之付出很大開銷。如果允許將一個程序直接分散地裝入到許多不相鄰接的分割槽中，則無須再進行“緊湊”。基於這一思想而產生了離散分配方式。如果離散分配的基本單位是頁，則稱為分頁儲存管理方式；如果離散分配的基本單位是段，則稱為分段儲存管理方式。

在分頁儲存管理方式中，如果不具備頁面對換功能，則稱為基本的分頁儲存管理方式，或稱為純分頁儲存管理方式，它不具有支援實現虛擬儲存器的功能，它要求把每個作業全部裝入記憶體後方能執行。

頁面與頁表

1．頁面
1) 頁面和物理塊
分頁儲存管理是將一個程序的邏輯地址空間分成若干個大小相等的片，稱為頁面或頁，併為各頁加以編號，從 0 開始，如第 0 頁、第 1 頁等。相應地，也把記憶體空間分成與頁面相同大小的若干個儲存塊，稱為(物理)塊或頁框(frame)，也同樣為它們加以編號，如 0#塊、1#塊等等。在為程序分配記憶體時，以塊為單位將程序中的若干個頁分別裝入到多個可以不相鄰接的物理塊中。由於程序的最後一頁經常裝不滿一塊而形成了不可利用的碎片，稱之為“頁內碎片”。

2) 頁面大小
在分頁系統中的頁面其大小應適中。頁面若太小，一方面雖然可使記憶體碎片減小，從而減少了記憶體碎片的總空間，有利於提高記憶體利用率，但另一方面也會使每個程序佔用較多的頁面，從而導致程序的頁表過長，佔用大量記憶體；此外，還會降低頁面換進換出的效率。然而，如果選擇的頁面較大，雖然可以減少頁表的長度，提高頁面換進換出的速度，但卻又會使頁內碎片增大。因此，頁面的大小應選擇適中，且頁面大小應是 2 的冪，通常為 512 B～8 KB。

2．地址結構
分頁地址中的地址結構如下：

它含有兩部分：前一部分為頁號 P，後一部分為位移量 W(或稱為頁內地址)。圖中的地址長度為 32 位，其中 0～11 位為頁內地址，即每頁的大小為 4 KB；12～31 位為頁號，地址空間最多允許有 1 M 頁。

對於某特定機器，其地址結構是一定的。若給定一個邏輯地址空間中的地址為 A，頁面的大小為 L，則頁號 P 和頁內地址 d 可按下式求得：

其中，INT 是整除函式，MOD 是取餘函式。例如，其系統的頁面大小為 1 KB，設 A = 2170 B，則由上式可以求得 P = 2，d = 122。

3．頁表
在分頁系統中，允許將程序的各個頁離散地儲存在記憶體不同的物理塊中，但系統應能保證程序的正確執行，即能在記憶體中找到每個頁面所對應的物理塊。為此，系統又為每個程序建立了一張頁面映像表，簡稱頁表。

在程序地址空間內的所有頁(0～n)，依次在頁表中有一頁表項，其中記錄了相應頁在記憶體中對應的物理塊號。在配置了頁表後，程序執行時，通過查詢該表，即可找到每頁在記憶體中的物理塊號。可見，頁表的作用是實現從頁號到物理塊號的地址對映。

常在頁表的表項中設定一存取控制欄位，用於對該儲存塊中的內容加以保護。當存取控制欄位僅有一位時，可用來規定該儲存塊中的內容是允許讀/寫，還是隻讀；若存取控制欄位為二位，則可規定為讀/寫、只讀和只執行等存取方式。如果有一程序試圖去寫一個只允許讀的儲存塊時，將引起作業系統的一次中斷。如果要利用分頁系統去實現虛擬儲存器，則還須增設一資料項。

地址變換機構

為了能將使用者地址空間中的邏輯地址變換為記憶體空間中的實體地址，在系統中必須設定地址變換機構。該機構的基本任務是實現從邏輯地址到實體地址的轉換。地址變換機構的任務實際上只是將邏輯地址中的頁號，轉換為記憶體中的物理塊號。

1．基本的地址變換機構
頁表的功能可以由一組專門的暫存器來實現。一個頁表項用一個暫存器。

由於暫存器具有較高的訪問速度，因而有利於提高地址變換的速度；但由於暫存器成本較高，且大多數現代計算機的頁表又可能很大，使頁表項的總數可達幾千甚至幾十萬個，顯然這些頁表項不可能都用暫存器來實現，因此，頁表大多駐留在記憶體中。

在系統中只設置一個頁表暫存器 PTR(Page-Table Register)，在其中存放頁表在記憶體的始址和頁表的長度。平時，程序未
執行時，頁表的始址和頁表長度存放在本程序的 PCB 中。當排程程式排程到某程序時，才將這兩個資料裝入頁表暫存器中。因此，在單處理機環境下，雖然系統中可以執行多個程序，但只需一個頁表暫存器。

當程序要訪問某個邏輯地址中的資料時，分頁地址變換機構會自動地將有效地址(相對地址)分為頁號和頁內地址兩部分，再以頁號為索引去檢索頁表。查詢操作由硬體執行。

在執行檢索之前，先將頁號與頁表長度進行比較，如果頁號大於或等於頁表長度，則表示本次所訪問的地址已超越程序的地址空間。於是，這一錯誤將被系統發現併產生一地址越界中斷。若未出現越界錯誤，則將頁表始址與頁號和頁表項長度的乘積相加，便得到該表項在頁表中的位置，於是可從中得到該頁的物理塊號，將之裝入實體地址暫存器中。與此同時，再將有效地址暫存器中的頁內地址送入實體地址暫存器的塊內地址欄位中。這樣便完成了從邏輯地址到實體地址的變換。

圖1. 分頁系統的地址變換機構

2．具有快表的地址變換機構
由於頁表是存放在記憶體中的，這使 CPU 在每存取一個數據時，都要兩次訪問記憶體。第一次是訪問記憶體中的頁表，從中找到指定頁的物理塊號，再將塊號與頁內偏移量 W 拼接，以形成實體地址。第二次訪問記憶體時，才是從第一次所得地址中獲得所需資料(或向此地址中寫入資料)。因此，採用這種方式將使計算機的處理速度降低近 1/2。

為了提高地址變換速度，可在地址變換機構中增設一個具有並行查尋能力的特殊高速緩衝暫存器，又稱為“聯想暫存器”(Associative Memory)，或稱為“快表”，在 IBM 系統中又取名為 TLB(Translation Lookaside Buffer)，用以存放當前訪問的那些頁表項。

此時的地址：變換過程是：在 CPU 給出有效地址後，由地址變換機構自動地將頁號 P 送入高速緩衝暫存器，並將此頁號與快取記憶體中的所有頁號進行比較，若其中有與此相匹配的頁號，便表示所要訪問的頁表項在快表中。於是，可直接從快表中讀出該頁所對應的物理塊號，並送到實體地址暫存器中。如在塊表中未找到對應的頁表項，則還須再訪問記憶體中的頁表，找到後，把從頁表項中讀出的物理塊號送地址暫存器；同時，再將此頁表項存入快表的一個暫存器單元中，亦即，重新修改快表。但如果聯想暫存器已滿，則 OS 必須找到一個老的且已被認為不再需要的頁表項，將它換出。

圖2. 具有快表的地址變換機構

由於成本的關係，快表不可能做得很大，通常只存放 16～512 個頁表項，這對中、小型作業來說，已有可能把全部頁表項放在快表中，但對於大型作業，則只能將其一部分頁表項放入其中。

兩級和多級頁表

現代的大多數計算機系統，都支援非常大的邏輯地址空間(232～264)。在這樣的環境下，頁表就變得非常大，要佔用相當大的記憶體空間。例如，對於一個具有 32 位邏輯地址空間的分頁系統，規定頁面大小為 4 KB 即 212 B，則在每個程序頁表中的頁表項可達 1 兆個之多。又因為每個頁表項佔用一個位元組，故每個程序僅僅其頁表就要佔用 1 MB 的記憶體空間，而且還要求是連續的。

顯然這是不現實的，我們可以採用下述兩個方法來解決這一問題：
(1) 採用離散分配方式來解決難以找到一塊連續的大記憶體空間的問題；
(2) 只將當前需要的部分頁表項調入記憶體，其餘的頁表項仍駐留在磁碟上，需要時再調入。

1．兩級頁表(Two-Level Page Table)
對於要求連續的記憶體空間來存放頁表的問題，可利用將頁表進行分頁，並離散地將各個頁面分別存放在不同的物理塊中的辦法來加以解決，同樣也要為離散分配的頁表再建立一張頁表，稱為外層頁表(Outer Page Table)，在每個頁表項中記錄了頁表頁面的物理塊號。

以前面的 32 位邏輯地址空間為例來說明。當頁面大小為 4 KB 時(12 位)，若採用一級頁表結構，應具有 20 位的頁號，即頁表項應有 1 兆個；在採用兩級頁表結構時，再對頁表進行分頁，使每頁中包含 210 (即 1024)個頁表項，最多允許有 210個頁表分頁；或者說，外層頁表中的外層頁內地址 P2為 10 位，外層頁號 P1也為 10 位。此時的邏輯地址結構可描述如下：

在頁表的每個表項中存放的是程序的某頁在記憶體中的物理塊號，如第0#頁存放在 1#物理塊中；1#頁存放在 4#物理塊中。在外層頁表的每個頁表項中，所存放的是某頁表分頁的首址，如第 0#頁表是存放在第 1011#物理塊中。具體圖示如下：

在地址變換機構中同樣需要增設一個外層頁表暫存器，用於存放外層頁表的始址，並利用邏輯地址中的外層頁號，作為外層頁表的索引，從中找到指定頁表分頁的始址，再利用 P2 作為指定頁表分頁的索引，找到指定的頁表項，其中即含有該頁在記憶體的物理塊號，用該塊號和頁內地址 d 即可構成訪問的記憶體實體地址。

具有兩級頁表的地址變換機構如下圖所示

2．多級頁表
對於 32 位的機器，採用兩級頁表結構是合適的，但對於 64 位的機器，必須採用多級頁表。簡單的分析如下：

如果頁面大小仍採用 4 KB 即 2 ^ 12 B，那麼還剩下 52 位，假定仍按物理塊的大小(2 ^ 12 位)來劃分頁表，則將餘下的 42 位用於外層頁號。此時在外層頁表中可能有 4096 G 個頁表項，要佔用 16 384 GB 的連續記憶體空間。