除了JTAG Probe以外，TopJTAG公司還有一款JTAG Flash Programmer 軟體，該軟體同樣利用JTAG介面和現有的各種模擬器來控制晶片，通過改變一組I/O狀態，模擬匯流排時序來燒寫Nor Flash。這種方法在產品設計和除錯過程中十分常見，由於採用通用的JTAG介面，軟體不用理會與Nor Flash連線的是何種裝置（ARM、MIPS、CPLD、FPGA都無所謂），並且不會改變裝置中的程式碼。

比如兔子使用的裝置就是這樣的結構，CPU通過CPLD進行匯流排複用，下掛多個儲存器。此時可以通過USB-Blaster連線CPLD對Nor Flash進行程式設計。

TopJTAG官網下載地址：

Flash Programme與Probe售價相同，某位外國友人也為該軟體製作了和諧工具，和Probe的整合在一起，需要童鞋的請見前一篇文章。

安裝並執行軟體，對於新的目標裝置需要點Setup進行配置。

首先將模擬器和目標裝置連好上電，選擇檢測JTAG鏈：

選擇模擬器型別。

軟體會檢測JTAG鏈上的裝置。

和Probe一樣，這裡也需要載入裝置的BSDL檔案，可以從生產商的官網上下載。只需要載入和Flash相連裝置的BSDL檔案就可以了。

選定檔案位置。

配置Flash資訊，該軟體支援大多數的Nor Flash組合形式，如兩片8-Bit組成16-Bit，一片16-Bit工作在Byte（8-Bit）模式等。這裡兔子使用的是單片16-Bit Flash，支援CFI（Common Flash Interface），程式設計方式自動即可。如果Flash不支援CFI，則需要手動指定Flash中的Sector數量和每個Sector的位元組數。

關於Flash是否支援CFI，可以從資料手冊中獲知。

之後需要手動的把Flash的地址、資料匯流排和控制訊號線所連線的晶片引腳一一進行分配，這部分比較麻煩，用不到的訊號不用管。這裡很特別的一點就是，可以用JTAG鏈上的多個不同裝置共同對Flash進行程式設計，比如地址線掛在CPLD上，而資料線掛在CPU上（貌似一般沒人這麼幹）。

分配完介面訊號，還有一步重要操作，就是對Flash的其他控制訊號進行配置，比如總線上掛載的其他裝置片選要保持Disabled狀態，同時Nor Flash的復位引腳需要給出確定的狀態。由於不進行配置的晶片引腳預設為高阻，考慮不周會造成一些意想不到的奇怪錯誤。

設定完成後，選擇Info即可檢視Flash資訊（記得要儲存設定，不然下一次還要重新選引腳）。

軟體也會告訴你Flash是否支援CFI。

下面就就可以開啟要燒寫的檔案了。

燒寫步驟一般是：擦除→程式設計→校驗。可在Erase Option選擇擦除範圍。

另外針對Intel的Flash有鎖定Sector功能的，程式設計前還要手動進行解鎖。

開始程式設計……搞定！裝置成功啟動。

當然了在此之間經歷了漫長的等待過程，這是由JTAG的結構決定的。倒不是說其傳輸資料的速率低，而是因為每當要通過JTAG的Boundry-scan改變I/O狀態——哪怕只有一個引腳——也需要對所有引腳都設定一次狀態。這樣一來除了TCK時鐘，目標晶片的引腳數也會影響程式設計速度。

因此這種方法多用在研發除錯、測試過程中，先燒一個百K位元組的Bootloader，然後通過Bootloader燒寫更大的檔案。不過因為其介面通用性、裝置任意性以及軟體的智慧化，還是非常方便的，哈哈~~