今天除錯UCOSiii的程式，遇到一個問題，程式停止在等待PLL工作的while迴圈中。

硬體環境： stm32f439igt單板

軟體環境： UCOSIII，程式碼從USOS官網直接下單，沒有做任何改動

編譯環境： IAR

最近有個專案用到了STM32F439， 客戶要求跑一個小的系統排程核心，UCOSII或者UCOSIII。

所以就直接去UCOS的官網查找了一下，還真有439核心的UCOS, 下載下來，編譯，連線模擬器執行。

發現程式移植停止在這個函式中：

void  BSP_Init (void)
{
    CPU_INT32U reg_val;
    CPU_INT32U hse_rdyctr ;




    BSP_IntInit();
                                                                /* ---------- RESET CLOCK CONFIG. REGISTERS ----------- */


    DEF_BIT_SET(BSP_REG32_RCC_CR,BSP_BIT_RCC_CR_HSION);         /* Set HSION bit                                        */


    BSP_REG32_RCC_CFGR  = (CPU_INT32U)0u;                       /* Reset CFGR register                                  */


    BSP_REG32_RCC_CR    &= 0xFEF6FFFFu;                         /* Reset HSEON, CSSON and PLLON bits                    */


    BSP_REG32_RCC_PLLCFGR = BSP_MSK_RCC_PLLCFGR_RST;            /* Reset PLLCFGR register                               */


    DEF_BIT_CLR(BSP_REG32_RCC_CR, BSP_BIT_RCC_CR_HSEBYP);       /* Reset HSEBYP bit                                     */


                                                                /* ----------- HSE OSCILLATOR CONFIGURATION ----------- */
                                                                /* HSE = 8MHz Ext. crystal.                             */
    DEF_BIT_CLR(BSP_REG32_RCC_CR,BSP_MSK_HSECFG);


    DEF_BIT_SET(BSP_REG32_RCC_CR,BSP_BIT_RCC_CR_HSEON);
                                                                /* Wait for HSE to Start Up                             */
    do {
        hse_rdyctr++;
    } while ((hse_rdyctr < HSE_TIMEOUT_VAL)  &&
              DEF_BIT_IS_CLR(BSP_REG32_RCC_CR, BSP_BIT_RCC_CR_HSERDY));




    if (hse_rdyctr == HSE_TIMEOUT_VAL) {
        return;
    }
                                                                /* --------------- SET UP THE AHB PRESCALER ----------- */
                                                                /* HCLK = AHBCLK  = PLL / AHBPRES(1) = 168MHz.          */
    reg_val = (CPU_INT32U)0u;
    reg_val = BSP_REG32_RCC_CFGR;


    DEF_BIT_CLR(reg_val, BSP_MSK_RCC_CFGR_HPRE);                /* Clear HPRE[3:0] bits                                 */


    DEF_BIT_SET(reg_val, BSP_MSK_RCC_CFGR_SYSCLKDIV1);          /* Set HPRE[3:0] bits according to RCC_SYSCLK value     */


    BSP_REG32_RCC_CFGR = reg_val;                               /* Store the new value in RCC_CFGR register             */


                                                                /* ---------------- CONFIGURE APB2 CLOCK -------------- */
                                                                /*   APB2CLK = AHBCLK  / APB2DIV(2) = 84MHz.            */
    reg_val = BSP_REG32_RCC_CFGR;


    DEF_BIT_CLR(reg_val, BSP_MSK_RCC_CFGR_PPRE2);                /* Clear PPRE2[2:0] bits                                */


    DEF_BIT_SET(reg_val, BSP_MSK_RCC_CFGR_HCLK_DIV2 << 3u);     /* Set PPRE2[2:0] bits according to RCC_HCLK value      */


    BSP_REG32_RCC_CFGR = reg_val;                               /* Store the new value                                  */


                                                                /* ---------------- CONFIGURE APB1 CLOCK -------------- */
                                                                /* APB1CLK = AHBCLK  / APB1DIV(4) = 42MHz (max).        */
    reg_val = BSP_REG32_RCC_CFGR;


    DEF_BIT_CLR(reg_val,BSP_MSK_RCC_CFGR_PPRE1);                /* Clear PPRE1[2:0] bits                                */


    DEF_BIT_SET(reg_val, BSP_MSK_RCC_CFGR_HCLK_DIV4);           /* Set PPRE1[2:0] bits according to RCC_HCLK value      */


                                                                /* Store the new value in RCC_CFGR register             */
    BSP_REG32_RCC_CFGR    =     reg_val;
                                                                /* ------------- CONFIGURE AND ENABLE PLL ------------- */
                                                                /* PLL_M = 8, PLL_N = 336, PLL_P = 2, PLL_Q = 7         */
                                                                /* PLLCLK    = HSE * (PLLN / PLLM)      = 336MHz.       */
                                                                /* SYSCLK    = PLLCLK / PLLP            = 168MHz.       */
                                                                /* OTG_FSCLK = PLLCLK / PLLQ            =  48MHz.       */


    BSP_REG32_RCC_PLLCFGR = ( BSP_BIT_RCC_PLLCFGR_PLLM       )               |
                            ( BSP_BIT_RCC_PLLCFGR_PLLN << 6u )               |
                            ( BSP_MSK_PLLCFGR_PLLSRC_HSE     )               |
                            ((BSP_BIT_RCC_PLLCFGR_PLLP >> 1u ) -1u ) << 16u  |
                            ( BSP_BIT_RCC_PLLCFGR_PLLQ << 24u);


    DEF_BIT_SET( BSP_REG32_RCC_CR, BSP_BIT_RCC_CR_PLLON);
                                                                /* Wait for PLL to lock.                                */
    while ( DEF_BIT_IS_CLR( BSP_REG32_RCC_CR,
                            BSP_BIT_RCC_CR_PLLRDY)) {
        ;
    }

                                                                /* ------------- CONFIGURE FLASH MEMORY --------------- */


    DEF_BIT_SET(BSP_REG32_FLASH_ACR, BSP_MSK_FLASHLATENCY_5WS); /* Allow 5 Flash Wait States when HCLK > 120MHz.        */


                                                                /* Enable Prefetch, Instruction Cache, and Data Cache.  */
    DEF_BIT_SET(BSP_REG32_FLASH_ACR, (BSP_BIT_FLASH_ACR_PRFTEN  |
                                      BSP_BIT_FLASH_ACR_ICEN    |
                                      BSP_BIT_FLASH_ACR_DCEN));
                                                                /* -------- SELECT PLL OUTPUT AS SYSTEM CLOCK --------- */
                                                                /* HCLK = SYSCLK = PLL = 168MHz.                        */
    DEF_BIT_SET(BSP_REG32_RCC_CFGR, BSP_MSK_SYSCLK_SRC_PLLCLK);




    while((BSP_REG32_RCC_CFGR & BSP_MSK_RCC_CFGR_SWS)             /* Wait until PLL is selected as system clock source    */
                              != BSP_MSK_RCC_CFGR_SWS_PLL){
        ;
    }


    BSP_LED_Init();                                             /* Initialize user LEDs                                 */


#ifdef TRACE_EN                                                 /* See project / compiler preprocessor options.         */
    BSP_CPU_REG_DBGMCU_CR |=  BSP_DBGMCU_CR_TRACE_IOEN_MASK;    /* Enable tracing (see Note #2).                        */
    BSP_CPU_REG_DBGMCU_CR &= ~BSP_DBGMCU_CR_TRACE_MODE_MASK;    /* Clr trace mode sel bits.                             */
    BSP_CPU_REG_DBGMCU_CR |=  BSP_DBGMCU_CR_TRACE_MODE_SYNC_04; /* Cfg trace mode to synch 4-bit.                       */
#endif
}

一直停止在紅色程式碼中，跳不出迴圈。

查詢所有程式碼，設定都沒有問題。

於是繼續往前查， 查到HSE是否執行時，發現區域性變數hse_rdyctr 的計數遠遠超過500，很顯然超過500是不對的。

再仔細看，發現這個區域性變數在定義的時候並沒有初始化成一個確定的數值。

用模擬器檢視，果然是這裡出的問題，定義之後，變數自動初始化成0x50505050, 所以系統在判斷等待超時的那個地方，根本沒有判斷，因為初始值一進去就跳出來。

手工初始化成0.問題解決。

可能是編譯器設定的問題，區域性變數的初始化沒有配置好。等有時間繼續查吧