SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是序列外圍裝置介面。SPI，是一種高速的，全雙工，同步的通訊匯流排，並且在晶片的管腳上只佔用四根線，節約了晶片的管腳，同時為PCB的佈局上節省空間，提供方便，正是出於這種簡單易用的特性，現在越來越多的晶片集成了這種通訊協議。
SPI是一個環形匯流排結構，由ss(cs)、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。

上升沿傳送、下降沿接收、高位先發送。
上升沿到來的時候，sdo上的電平將被髮送到從裝置的暫存器中。
下降沿到來的時候，sdi上的電平將被接收到主裝置的暫存器中。

假設主機和從機初始化就緒：並且主機的sbuff=0xaa (10101010)，從機的sbuff=0x55 (01010101)，下面將分步對spi的8個時鐘週期的資料情況演示一遍(假設上升沿傳送資料)。

---------------------------------------------------

這樣就完成了兩個暫存器8位的交換，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相對於主機而言的。根據以上分析，一個完整的傳送週期是16位，即兩個位元組，因為，首先主機要傳送命令過去，然後從機根據主機的名準備資料，主機在下一個8位時鐘週期才把資料讀回來。 
SPI匯流排是Motorola公司推出的三線同步介面，同步序列3線方式進行通訊:一條時鐘線SCK，一條資料輸入線MOSI，一條資料輸出線MISO;用於 CPU與各種外圍器件進行全雙工、同步序列通訊。

SPI主要特點有:可以同時發出和接收序列資料;可以當作主機或從機工作;提供頻率可程式設計時鐘;傳送結束中斷標誌;寫衝突保護;匯流排競爭保護等。

SPI匯流排有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0和SPI3方式。

SPI模組為了和外設進行資料交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性(CPOL)對傳輸協議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閒狀態為低電平；如果CPOL=1，串行同步時鐘的空閒狀態為高電平。時鐘相位(CPHA)能夠配置用於選擇兩種不同的傳輸協議之一進行資料傳輸。如果 CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)資料被取樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)資料被取樣。 SPI主模組和與之通訊的外設音時鐘相位和極性應該一致。

SPI時序圖詳解-SPI介面在模式0下輸出第一位資料的時刻

SPI介面在模式0下輸出第一位資料的時刻

SPI介面有四種不同的資料傳輸時序，取決於CPOL和CPHL這兩位的組合。圖1中表現了這四種時序，
時序與CPOL、CPHL的關係也可以從圖中看出。

 圖1

CPOL是用來決定SCK時鐘訊號空閒時的電平，CPOL＝0，空閒電平為低電平，CPOL＝1時，

空閒電平為高電平。CPHA是用來決定取樣時刻的，CPHA=0，在每個週期的第一個時鐘沿取樣，

CPHA＝1，在每個週期的第二個時鐘沿取樣。

由於我使用的器件工作在模式0這種時序（CPOL＝0，CPHA＝0），所以將圖1簡化為圖2，
只關注模式0的時序。

 圖2

我們來關注SCK的第一個時鐘週期，在時鐘的前沿取樣資料（上升沿，第一個時鐘沿），
在時鐘的後沿輸出資料（下降沿，第二個時鐘沿）。首先來看主器件，主器件的輸出口（MOSI）輸出的資料bit1，
在時鐘的前沿被從器件取樣，那主器件是在何時刻輸出bit1的呢？bit1的輸出時刻實際上在SCK訊號有效以前，
比 SCK的上升沿還要早半個時鐘週期。bit1的輸出時刻與SSEL訊號沒有關係。再來看從器件，
主器件的輸入口MISO同樣是在時鐘的前沿取樣從器件輸出的bit1的，那從器件又是在何時刻輸出bit1的呢。
從器件是在SSEL訊號有效後，立即輸出bit1，儘管此時SCK訊號還沒有起效。關於上面的主器件
和從器件輸出bit1位的時刻，可以從圖3、4中得到驗證。

 圖3

注意圖3中，CS訊號有效後（低電平有效，注意CS下降沿後發生的情況），故意用延時程式
延時了一段時間，之後再向資料暫存器寫入了要傳送的資料，來觀察主器件輸出bit1的情況（MOSI）。
可以看出，bit1（值為1）是在SCK訊號有效之前的半個時鐘週期的時刻開始輸出的（與CS訊號無關），
到了SCK的第一個時鐘週期的上升沿正好被從器件取樣。

 圖4

圖4中，注意看CS和MISO訊號。我們可以看出，CS訊號有效後，從器件立刻輸出了bit1（值為1）。

通常我們進行的spi操作都是16位的。圖5記錄了第一個位元組和第二個位元組間的相互銜接的過程。
第一個位元組的最後一位在SCK的上升沿被取樣，隨後的SCK下降沿，從器件就輸出了第二個位元組的第一位。

SPI匯流排協議介紹（介面定義,傳輸時序）

一、技術性能
SPI介面是Motorola 首先提出的全雙工三線同步序列外圍介面，採用主從模式（Master Slave）架構；支援多slave模式應用，一般僅支援單Master。
時鐘由Master控制，在時鐘移位脈衝下，資料按位傳輸，高位在前，低位在後（MSB first）；SPI介面有2根單向資料線，為全雙工通訊，目前應用中的資料速率可達幾Mbps的水平。

-------------------------------------------------------
二、介面定義
SPI介面共有4根訊號線，分別是：裝置選擇線、時鐘線、序列輸出資料線、序列輸入資料線。

（1）MOSI：主器件資料輸出，從器件資料輸入
（2）MISO：主器件資料輸入，從器件資料輸出
（3）SCLK ：時鐘訊號，由主器件產生
（4）/SS：從器件使能訊號，由主器件控制

-------------------------------------------------------
三、內部結構

四、傳輸時序SPI介面在內部硬體實際上是兩個簡單的移位暫存器,傳輸的資料為8位，在主器件產生的從器件使能訊號和移位脈衝下，按位傳輸，高位在前，低位在後。如下圖所示，在SCLK的下降沿上資料改變，上升沿一位資料被存入移位暫存器。

SPI介面沒有指定的流控制，沒有應答機制確認是否接收到資料。