當我們的工程越來越大的以後,每次都使用命令編譯顯得非常的麻煩.所以我們需要一個自動化編譯的工具來幫助我們編譯.在我們使用原始碼安裝軟體的時候都會有make,make install等操作,這個就是使用Makefile來進行自動化編譯的工作的.

Makefile也是一個指令碼檔案和shell指令碼非常的相似,但是也有很多的地方不一樣.

程式編譯通常會有一下幾個步驟,先是預編譯,然後將C語言程式碼編譯成彙編,然後在將彙編編譯成二進位制檔案.o檔案,然後將所有的.o檔案連線起來就得到了可執行檔案.

在編寫Makefile時,我們先將所有的c語言程式碼編譯成二進位制檔案,然後將所有二進位制檔案連結起來.

和shell類似的,裡面有變數,有命令,有迴圈,判斷等語句,所有的命令都需要另起一行,而且開始必須是tab鍵(所有開頭是tab鍵的行都會被認為是命令,哪怕不能執行),變數等必須頂行不能有空格等.

簡單的Makefile格式(不涉及迴圈,選擇等語句):

TARGET... : PREREQUISITES...
　　COMMAND

a:main.o

　　gcc -o main.o

main.o:main.c

　　gcc -c main.c

這樣就是一個最簡單的Makefile

當然我們如果是檔案多的話這樣寫就非常的麻煩,我們就可以使用 變數名 += .....來進行編輯,使用時直接$(變數名)來使用.(和shell一樣)

我們也常常會使用make clean的命令等,這個叫做偽目標,直接

clean:

　　rm *.o

install:

　　cp .. /bin

Makefile檔案也可以應用其他的Makefile檔案

include 檔名

在我們寫了.o檔名以後,當.o和.c檔案是同名時,我們也可以不用.c檔案,make會自動查詢同名的檔案,例如%.o:%.c.

以下是一些自動化變數:

[email protected]
表示規則的目標檔名。如果目標是一個文件檔案（Linux中，一般稱.a檔案為文件檔案，也稱為靜態庫檔案） ，那麼它代表這個文件的檔名。在多目標模式規則中，它代表的是哪個觸發規則被執行的目標檔名。

$%
當規則的目標檔案是一個靜態庫檔案時，代表靜態庫的一個成員名。例如，規則的目標是 “foo.a(bar.o)” ， 那麼， “$%” 的值就為 “bar.o” ， “[email protected]

$<
規則的第一個依賴檔名。 如果是一個目標檔案使用隱含規則來重建， 則它代表由隱含規則加入的第一個依賴檔案。

$?
所有比目標檔案更新的依賴檔案列表，空格分割。如果目標是靜態庫檔名，代表的是庫成員（.o檔案） 。

$^
規則的所有依賴檔案列表，使用空格分隔。如果目標是靜態庫檔案，它所代表的只能是所有庫成員（.o檔案）名。一個檔案可重複的出現在目標的依賴中，變數“$^”只記錄它的一次引用情況。就是說變數“$^”會去掉重複的依賴檔案。

$+
類似“$^” ，但是它保留了依賴檔案中重複出現的檔案。主要用在程式連結時庫的交叉引用場合。

$*
$* 這個變量表示目標模式中“%”及其之前的部分。如果目標是“dir/a.foo.b”，並且目標的模式是“a.%.b”，那麼，“$*”的值就是“dir/a.foo”。這個變數對於構造有關聯的檔名是比較有較。如果目標中沒有模式的定義，那麼“$*”也就不能被推匯出，但是，如果目標檔案的字尾是make所識別的，那麼“$*”就是除了字尾的那一部分。例如：如果目標是“foo.c”，因為“.c”是make所能識別的字尾名，所以，“$*”的值就是“foo”。這個特性是GNU make的，很有可能不兼容於其它版本的make，所以，你應該儘量避免使用“$*”，除非是在隱含規則或是靜態模式中。如果目標中的字尾是make所不能識別的，那麼“$*”就是空值。

以下是一般的簡單的Makefile寫法:

COBJS += main.o

#CFLAGS += -O2 -Wall -DDEBUG
CFLAGS += -I./

LDFLAGS += -lmxml -lpthread

CROSS_COMPILE ?=

CC = $(CROSS_COMPILE)gcc

TARGET = tag

all:$(TARGET)
$(TARGET):$(COBJS)
$(CC) -o [email protected] $^ $(LDFLAGS)

%.o:%.c
$(CC) $(CFLAGS) -c -o [email protected] $^ $(LDFLAGS)

.PHONY:clean
clean:
rm -f $(COBJS)