1. 程式人生 > >中斷實現的基本原理

中斷實現的基本原理

1.8259A 只適合單 CPU 的情況,為了充分挖掘 SMP 體系結構的並行性,能夠把中斷傳遞給系統中的每個 CPU 至關重要。基於此理由,Intel 引入了一種名為 I/O 高階可程式設計控 制器的新元件,來替代老式的 8259A 可程式設計中斷控制器。該元件包含兩大組成部分:一是“本地 APIC”,主要負責傳遞中斷訊號到指定的處理器;舉例來說,一臺具有三個處理器的機器,則它必須相對的要有三個本地 APIC。另外一個重要的部分是 I/O APIC,主要是收集來自 I/O 裝置的 Interrupt 訊號且在當那些裝置需要中斷時傳送訊號到本地 APIC,系統中最多可擁有 8 個 I/O APIC。