記憶體最基本的單位是記憶體“細胞”——也就是我們前面展示給大家DRAM基本單元示意圖所示的部分，下面我們對這個部分通稱為DRAM基本單元。每個DRAM基本單元代表一個“位”——Bit（也就是一個位元），並且有一個由列地址和行地址定義的唯一地址。8個位元組成一個位元組，它可代表256種組合（即2的八次冪），位元組是記憶體中最小的可定址單元。DRAM基本單元不能被單獨定址——否則現在的記憶體將會更加複雜，而且也沒有必要。很多DRAM基本單元連線到同一個列線（Row line）和同一個行線（Column line），組成了一個矩陣結構，這個矩陣結構就是一個Bank。大部分的SDRAM晶片由4個Bank組成，而SDRAM DIMM (Dual Inline Memory Module雙列直插式)可能由8或者16個晶片組成。SDRAM DIMM有14條地址線和64 bit資料線（如果一個DIMM記憶體使用8bit SDRAM晶片，那麼你應該在記憶體條上看到8個晶片，當然有的DIMM使用4 bit SDRAM晶片，那麼你將會在記憶體條上看到16片）。

每一個記憶體bank都有一個感測放大器(sense ampplifier),用來放大從基本單元讀出（或者寫入）內容時電荷。感測放大器根據從晶片組傳送來的行地址讀出相應的資料，這個讀出過程需要一定的時間這就是RAS到CAS的延遲，簡稱TRCD。不同質量的SDRAM的TRCD需要2或者3個週期。

現在我們已經有了正確的行地址，不過還不知道確切的到那個基本單元去獲得資訊。CAS延遲時間就是記憶體用於取得正確的列地址所需要的時間。CAS延遲時間一般時2或者3個時鐘週期。

然後記憶體基本單元就把訊號傳送到

可見，主記憶體的延遲時間（也就是所謂的潛伏期，從FSB到DRAM）等於下列時間的綜合：

究竟是什麼決定DRAM速度？SDRAM是多bank結構，晶片組可以保持一部分曾經訪問過的Bank的行地址，也就是說保持一部分已經被開啟的“頁面”。如果需要訪問的資料在同一列中，那麼晶片組不需要等待感測器進行變換——這種情況就叫做頁面命中。這時RAS到CAS延遲時間就是0個時鐘週期，只需要經過CAS延遲就能在記憶體緩衝調入正確資料。所以，頁面命中就意味著我們只需要等待列地址的確立，就能得到需要的資料了。不過有的情況下，晶片組請求的記憶體頁面不是處於開啟的狀態，這就叫做頁面失效。在這種情況下，RAS到CAS延遲時間將是2或者3時鐘週期（根據記憶體的品質不同而不同）。這種情況就是前面我們討論過的情形。如果晶片組已經保持了某一個Bank的某一個行地址，也就是在某一個bank已經打開了一個頁面，而請求的資料是位於同一個bank的不同行地址的資料，這種情況是最糟糕的。這樣就意味著感測放大器需要首先回寫舊的行地址，然後再轉換新的行地址。回寫舊的行地址所佔用的時間叫做“預轉換時間”（Precharge time），當遇到這種情況時，是最壞的情況。

DEVICE_WIDTH表示裝置的頻寬（單位為Bit），每個列（COLUMN）表示為DEVICE_WIDTH位（bit），每一行（ROW）有NUM_COLS個COLUMN。每一個BANK包含NUM_ROWS個行，所以一個DEVICE的容量PER_DEVICE_STORAGE=NUM_ROWS*NUM_COLS*DEVICE_WIDTH*NUMBANKS。一個RANK的容量為64bit。所以一個RANK必須有device的個數為NUM_DEVICES_PER_RANK=64/DEVICE_WIDTH。這樣我們算在一起，得出一個RANK的大小為PER_RANK_STORAGE= PER_DEVICE_STORAGE*NUM_DEVICES_PER_RANK=NUM_ROWS*NUM_COLS*DEVICE_WIDTH*NUMBANKS* NUM_DEVICES_PER_RANK=NUM_DEVICES_PER_RANK