計算機組成原理(2)複習提綱
本來想自己做整理的,偶然間想起曾經有先人給我們留下的遺產,在此做一個備份
計算機組成原理2整理複習資料
第三章多層次的儲存器
l P65 表3.1
l P66 SRAM(靜態讀寫儲存器)和DRAM(動態讀寫儲存器)的比較
SRAM存取速度快,但容量不如DRAM
l P71 DRAM重新整理
DRAM儲存位元是給予電容器上的電荷量儲存,這個電荷量隨著時間和溫度而減少,因此必須定期重新整理,以保持它們原來記憶的正確資訊。
集中式重新整理:DRAM的所有行在每一個重新整理中期中都被重新整理。
分散式重新整理:每一行的重新整理插入到正常的讀/寫週期之中。
l P72 例2圖3.9
l P73 例3圖3.10
l RAM和ROM的區別
SRAM和DRAM都是隨機讀寫儲存器,它們的特點是資料可讀可寫。
ROM是隻讀儲存器,工作時只能讀出,不能寫入。其中儲存的原始資料,必須在它工作以前寫入。只讀儲存器工作可靠,保密性強。
l ROM PROM EPROM FLASH優缺點概念
掩模ROM
可程式設計ROM
PROM 一次性程式設計。
EPROM光擦除可程式設計可讀儲存器,根據需要寫入,需要更新時將元儲存內容抹去,再寫入新的內容。
FLASH高密度非失易失行的讀/寫儲存器。高密度意味著它具有巨大位元數目的儲存容量。非易失性以為這存放的資料在沒有電源的情況下可以長期保持。
l 模組化儲存器
編址方式:順序、交叉(工作原理,概念)圖3.26
順序:某個模組存取時,其他模組不工作。某個模組出現故障時,其他模組可以正常故障。新增模組來擴充儲存器容量也比較方便。但是各模組序列工作,儲存器的頻寬受到了限制。
交叉:可以實現多模組流水式並行存取,大大提高儲存器的頻寬。
l Cache 定義、功能和CPU和主存間速度、基本原理
cache是一種高速緩衝儲存器,是為了解決CPU和主存速度不匹配而採用的技術。原理基於程式執行中具有的空間區域性性和時間區域性性的特徵。
cache位於CPU內,由全硬體組成,速度快於主存
l Cache 命中率、平均訪問時間訪問效率 P92 例6
Nc:cache完成存取的總次數。
Nm:主存完成存取的總次數
h:命中率。Nc/(Nc+Nm)
tc:命中時cache訪問時間
tm:未命中時的主存訪問時間
ta:cache/主存心態的平均訪問時間。ta=h*tc+(1-h)*tm
r:主存慢於cache的倍率。tm/tc
e:訪問效率。tc/ta=tc/(h*tc+(1-h)*tm)=1/(h+(1-h)*r)=1/(r+(1-r)*h)
l 對映方式全相聯、直接、組相聯 P96 例 7、8、9
cache資料塊大小稱為行Li(i=0——2^r-1),主存資料塊大小稱為塊Bi(i=0——2^s-1)。行與塊是等長的,每個行(塊)由k=2^w個連續字組成。
全相聯對映方式
主存地址長度=s+w位(標記大小s,字號w),定址單元長度=行大小=塊大小=2^w,主存的塊數=2^s,標記大小=s,cache行數不由地址格式確定。
直接對映方式
主存地址長度=s+w位(標記大小=s-r,行號r,字號w),定址單元長度=2^(s+w),行大小=塊大小=2^w,主存的塊數=2^s,cache行數=m=2^r。
組相聯對映方式
主存地址長度=s+w位(標記大小=s-d,組號d,字號w),定址單元長度=2^(s+w),行大小=塊大小=2^w,主存的塊數=2^s,每組行數=k,每組的v=2^d,cache行數=kv
l 寫策略 P97
寫回法:當CPU寫cache命中時,只修改cache的內容,而不立即寫入主存;只有當此行被換出時才寫回主存。
全寫法:當寫cache命中時,cache與主存同時發生寫修改,因而較好地維護了cache與主存的內容的一致性。
寫一次法:寫命中與寫未命中的處理方法與寫回法基本相同,只是第一次寫命中是要同時寫入主存。
l 3.7虛擬儲存器(實地址、虛地址)
虛地址(邏輯地址):使用者編織程式時使用的地址
實地址(實體地址):計算機實體記憶體的訪問地址。
l 3種傳送方式
第六章匯流排系統
匯流排分類:內部匯流排、系統匯流排、I/O匯流排
匯流排特性:物理特性、功能特性、電氣特性、時間特性
l 單匯流排多匯流排優缺點、特點
單匯流排
所有的高速裝置和低俗裝置都掛在同一總線上,切匯流排只能分時工作,即某一時間只能執行一對裝置之間傳送資料。
連線到總線上的邏輯部件必須高速執行,一邊在某些裝置需要使用匯流排時,能迅速獲得匯流排控制權;而當不再使用匯流排時,能迅速放棄匯流排控制權。否則,由於一條匯流排由多種功能部件共用,可能導致很大的時間延遲。
結構簡單,容易擴充套件多CPU系統。
多匯流排
多匯流排結構體現了高速、中速、低俗裝置連線到不同的總線上同時進行工作,以提高匯流排的效率和吞吐量,而且處理器結構的變化不影響高速匯流排。
l 匯流排仲裁方式:集中式分散式特點
集中式仲裁:
鏈式查詢方式
優點:只用很少幾根線就能按一定優先次序實現匯流排仲裁,並且這種鏈式結構很容易擴充裝置。缺點:對詢問鏈的電路故障很敏感。優先順序固定,如果優先順序高的裝置出現頻繁的請求時,那麼優先順序低的裝置可能長期不能使用匯流排。
計數器定時查詢方式
優先順序的順序是固定的,如果從中止點開始,優先順序相等。這樣可以方便改變有線次序,但是是以增加線數為代價。
獨立請求方式
優點 響應時間快,對優先次序的控制相當靈活,可以通過程式來改變優先次序,可以用遮蔽某個請求的辦法,不響應來自無效裝置的請求。
分散式仲裁:
每個功能模組都有自己的仲裁號和仲裁器,有匯流排請求時,把唯一的仲裁號傳送到共享的仲裁總線上,每個仲裁器講中拆總線上得到的號與自己的號進行比較,如果仲裁總線上的號大,則他的匯流排請求不予響應,並撤銷仲裁號。獲勝者的仲裁號保留在仲裁總線上。
l PCI匯流排 P200
同步時序協議 集中式仲裁策略 支援無線的猝發式傳送
第七章外存與I/O裝置
l 外圍裝置
組成:儲存介質 驅動裝置 控制電路
分類:輸入裝置 輸出裝置 外村裝置 資料通訊裝置 過程控制裝置
l 磁碟上的資訊分佈
l 資訊指標(道密度位密度)例1
儲存密度
道密度:眼磁碟半徑方向單位長度上的磁軌數。道/英寸。
位密度:刺刀單位長度上能記錄的二進位制程式碼位數。位/英寸。
面密度:位密度和到密度的乘積。位/平方英寸
Ta平均存取時間
Ts平均找道時間 1/2r平均等待時間 r磁碟旋轉速率 N每磁軌位元組數 b傳送的位元組數
Ta=Ts+1/(2*r)+b/(r*N)
Dr資料傳輸率
D位密度 v磁碟旋轉的線速度磁碟選擇速度n轉/秒 磁軌容量N個位元組
Dr=nN=Dv
l 顯示P224
解析度是指顯示器所能表示的畫素個數。取決於映象管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。
畫素越高,解析度越高,影象越清晰。
灰度級是指黑白顯示器中所顯示的畫素點的亮暗差別,在彩色顯示器中表現為顏色的不同。取決於每個畫素對應重新整理儲存器單元的位數和CRT本身的效能。
灰度級越多,影象層次越清楚逼真。
第八章輸入輸出系統
l P236 資訊交換方式軟/硬體實行適用於。。
程式查詢方式 軟體
CPU的操作和外圍裝置的操作能夠同步,而且硬體結構比較簡單。CPU浪費很大。僅適用於微控制器和數字處理DSP。
程式中斷方式 軟體
外圍裝置通知CPU送出輸入資料或接受輸出資料的一種方式。適用於隨機出現的服務,並且一旦提出要求,應立即進行。微機。
直接記憶體訪問(DMA)方式 硬體
適用於記憶體和告訴外圍裝置之間大批資料交換的場合,微機。
通道方式 硬體
大型計算機。
l P240 中斷方式
l P242 圖8.6
BS工作標誌觸發器
RD中斷觸發器 準備就緒的標準 做好一次資料的接受或傳送1
EI允許中斷觸發器某裝置可以向CPU發出中斷請求 1(軟體控制是否允許裝置發出中斷請求)
IR中斷請求觸發器某裝置發出了中斷請求1
IM中斷遮蔽觸發器1CPU不受理外界的中斷
l P243 單級中斷多級中斷保護現場資訊堆疊
好處:控制邏輯簡單,儲存和回覆限產的過程按先進後出順序進行;每一級中斷不必單獨設定現場保護區,各級中斷限產可按順序放在同一個棧裡。
l P251 DMA傳送方式原理、優點
DMA控制器從CPU完全接管對匯流排的控制,資料交換不經過CPU,而直接在記憶體和I/O裝置之間進行。
DMA和CPU分時使用記憶體:1、停止CPU訪內2、週期挪用3、DMA與CPU交替訪內
l P258 通道
l P260 工作方式選擇、多路基本思路
選擇通道
用於連線高速外圍裝置(磁碟磁帶),以資料塊方式船速。由於傳輸率很高,所有職位一臺裝置符文是合理的。但是這類裝置的輔助操作時間很長。
多路通道
陣列多路通道
當某裝置進行資料傳送時,通道只為改裝置服務。當裝置執行定址,通道暫時斷開與這個裝置的連線,掛起該裝置的通道程式,去為其他裝置服務。
優點:保留了選擇通道高速傳送資料的優點,又充分利用了控制性操作的時間間隔為其他裝置服務,是通道效率得到充分發揮。
位元組多路通道 用於連線大量的低速裝置(鍵盤印表機)。這些裝置的資料傳輸率很低,傳送兩個位元組之間有很多空閒時間,位元組多路通道利用這個空閒時間為其他裝置服務。
共同點:都是多路通道,在一段時間內能交替執行多個裝置的通道程式,社這些裝置同時工作。