現階段的淺顯認識，參考了很多別人的文章。以後如果有新的認識後會繼續補充。
    負載電容是指晶振要正常震盪所需要的電容。換句話說，晶振的頻率就是在它提供的負載電容下測得的，能最大限度的保證頻率值的誤差。也能保證溫漂等誤差。晶振的負載電容值是已知數，在出廠的時候已經定下來。微控制器晶振上兩個電容是晶振的外接電容，分別接在晶振的兩個腳上和對地的電容，一般在幾十皮發，在選擇外接電容的時候是根據晶振廠家提供的晶振要求選值的，一般外接電容是為了使晶振兩端的等效電容等於或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。然後根據確定的負載電容推算，外接電容會影響到晶振的諧振頻率和輸出幅度。
    負載電容每個晶振都會有的引數 例如：穩定度是多少PPN  負載電容是多少PF等...當晶振接到震盪電路上 在震盪電路所引入的電容不符合晶振的負載電容的容量要求時 震盪電路所出的頻率就會和晶振所標的頻率不同。
    那麼，如何來選擇外接電容？
    晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（積體電路內部電容）+△C（PCB上電容）經驗值為3至5pf。兩個電容的取值都是相同的，或者說相差不大，如果相差太大，容易造成諧振的不平衡，容易造成停振或者乾脆不起振。一般晶振兩端所接電容是所要求的負載電容的兩倍。這樣並聯起來就接近負載電容了。比如負載電容15pf的話，兩邊個接27pf的差不多了。
    從石英晶體諧振器的等效電路可知，它有兩個諧振頻率，即（1）當L、C、R支路發生串聯諧振時，它的等效阻抗最小（等於R）。串聯揩振頻率用fs表示，石英晶體對於串聯揩振頻率fs呈純阻性，（2）當頻率高於fs時L、C、R支路呈感性，可與電容C。發生並聯諧振，其並聯頻率用fd表示。
      根據石英晶體的等效電路，可定性畫出它的電抗—頻率特性曲線。可見當頻率低於串聯諧振頻率fs或者頻率高於並聯揩振頻率fd時，石英晶體呈容性。僅在fs＜f＜fd極窄的範圍內，石英晶體呈感性。這兩個諧振頻率，一個是串聯揩振晶振的低負載電容晶振：另一個為並聯揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會造成電器工作不正常。一般微控制器的晶振工作於並聯諧振狀態，也可以理解為諧振電容的一部分。晶振電路其實是個電容三點式振盪電路，輸出是正玄波晶體等效於電感，加兩個槽路分壓電容，輸入端的電容越小，正反饋量越大。
   在許可範圍內，C1,C2值越低越好。C值偏大雖有利於振盪器的穩定，但將會增加起振時間。在低功耗設計中晶體的選擇非常重要，尤其帶有睡眠喚醒的系統，往往使用低電壓以求低功耗。由於低供電電壓使提供給晶體的激勵功率減少，造成晶體起振很慢或根本就不能起振。這一現象在上電覆位時並不特別明顯，上電時電路有足夠的擾動，很容易建立振盪。在睡眠喚醒時，電路的擾動要比上電時小得多，起振變得很不容易。在振盪迴路中，晶體既不能過激勵(容易振到高次諧波上)也不能欠激勵(不容易起振)。晶體的選擇應考慮以下幾個要素：諧振頻點、負載電容、激勵功率、溫度特性、長期穩定性。換句話說，晶振可靠性工作不僅受到外接電容的影響。對於外接電容的選擇，應根據晶振供應商提供的datasheet的數值選擇。在許可範圍內，外接電容值越低越好。容值偏大雖有利於振盪器的穩定，但將會增加起振時間。有的晶振推薦電路甚至需要串聯電阻RS，它一般用來來防止晶振被過分驅動。過分驅動晶振會漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，造成頻率偏移，加速老化。
    在實際電路中，也可以通過示波器觀察振盪波形來判斷振盪器是否工作在最佳狀態。工作良好的振盪波形應該是一個漂亮的正弦波，峰峰值應該大於電源電壓的70%。若峰峰值小於70%，可適當減小外接電容。反之，若峰峰值接近電源電壓且振盪波形發生畸變，則可適當增加電容。如果正弦波形的波峰，波谷兩端被削平，而使波形成為方形，則晶振被過分驅動。這時就需要用電阻RS來防止晶振被過分驅動。判斷電阻RS值大小的最簡單的方法就是串聯一個5k或10k的微調電阻，從0開始慢慢調高，一直到正弦波不再被削平為止。通過此辦法就可以找到最接近的電阻RS值。

更多精彩內容，請關注我的個人微信公眾號“EE漫談”。

一起漫談電子工程師，技術和生活。