一種3位sar adc工作過程推導(二)
阿新 • • 發佈:2021-03-26
3位sar adc採用下圖的電容陣列,需要2^3^個電容,它的基本單元有二進位制加權的電容陣列、1個與LSB電容等值的電容;它利用電容上的初始電荷再分配完成二進位制搜尋演算法,因此功耗一般比較小,而且不需要額外的取樣保持電路[1](#refer-anchor-1)。
上一篇文章[《一種4位sar adc工作過程推導(二)》](https://www.cnblogs.com/icDesigner/p/14523810.html)討論了兩個參考電壓V~refP~和V~refN~取值的一般情況,得出“此電路無法適用參考電壓取值的一般情況,VrefN必須接gnd,才能逐次逼近比較的”的結論,隨著對ADC理論的逐步學習,其實可以通過改變電路的結構和開關時序邏輯來滿足參考電壓V~refP~和V~refN~取值的一般情況。
下面針對前文[《一種3位sar adc工作過程推導》](https://www.cnblogs.com/icDesigner/p/14526241.html)提出的3位sar adc的電路結構進行稍微修改,修改後的電路如下圖:所有電容的正端(也稱為上極板)與比較器的同相端連線,比較器反相端接gnd,下面對其工作過程進行大致分析
![3bit_adc原理圖(二).png](https://gitee.com/iclearner/markdown-image-link-warehouse/raw/master/url_picture/img/3bit_adc原理圖(二).png)
兩個參考電壓$V_{refP}$和$V_{refN}$,$V_{-}=0$,假設$\frac{5}{8}(V_{refP}-V