1. 程式人生 > 實用技巧 >PCB設計製作

PCB設計製作

佈局

1、先確定PCB尺寸.
2、然後確定特殊元件的位置。
3、最後,根據原理圖的功能模組,對電路的全部元器件進行模組化佈局。

PCB尺寸的影響:

過大時,線太長了,阻抗增加,抗噪聲能力會下降,成本也增加;
過小時,散熱不好,且鄰近線條易受干擾。

在確定特殊元件的位置時要遵守以下原則:

1、儘可能縮短高頻元器件之間的連線,設法減少它們的分佈引數和相互間的電磁干擾。
易受干擾的元器件不能相互捱得太近,輸入輸出元件應儘量遠離

2、某些元器件或導線之間可能有較高的電位差,應加大它們之間的距離,以免放電引出意外短路。帶高電壓的元器件應儘量佈置在除錯時手不易觸及的地方。

3、應留出印製扳定位孔及固定支架所佔用的位置。

根據電路的功能單元對電路的全部元器件進行佈局時,要符合以下原則:

1、按照電路的流程安排各個功能電路單元的位置,使佈局便於訊號流通,並使訊號儘可能保持一致的方向。

2、以每個功能電路的核心元件為中心,圍繞它來進行佈局。元器件應均勻、整齊、緊湊地排列在PCB上.儘量減少和縮短各元器件之間的引線和連線。

3、在高頻下工作的電路,要考慮元器件之間的分佈引數。一般電路應儘可能使元器件平行排列。這樣,不但美觀.而且裝焊容易.易於批量生產。

4、位於電路板邊緣的元器件,離電路板邊緣一般不小於2mm。電路板的最佳形狀為矩形。長寬比為3:2成4:3。電路板面尺寸大於200x150mm時.應考慮電路板所受的機械強度。

佈線

佈線規則主要是針對訊號線,佈線的原則如下:

1、高頻訊號輸入輸出端用的導線應儘量避免相鄰平行。最好加線間地線,以免發生反饋藕合。

2、印製攝導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。

3、印製導線拐彎處一般取圓弧形,而直角或夾角在高頻電路中會影響電氣效能。此外,儘量避免使用大面積銅箔,否則.長時間受熱時,易發生銅箔膨脹和脫落現象。必須用大面積銅箔時,最好用柵格狀.這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。

3W規則

高頻中為了減少線間串擾,應保證線間距足夠大,當線中心間距不少於3倍線寬時,則可保持70%的電場不互相干擾,稱為3W規則,使用10W的間距時,可以達到98%的電場不互相干擾。

在這裡插入圖片描述

20H規則

由於電源層與地層之間的電場是變化的,在板的邊緣會向外輻射電磁干擾,稱為邊沿效應。

解決的辦法是將電源層內縮,使得電場只在接地層的範圍內傳導。以一個H(電源和地之間的介質厚度)為單位,若內縮20H則可以將70%的電場限制在接地層邊沿內;內縮100H則可以將98%的電場限制在內。
在這裡插入圖片描述

五–五規則

印製板層數選擇規則,即時鐘頻率到5MHz或脈衝上升時間小於5ns,則PCB板須採用多層板,這是一般的規則,有的時候出於成本等因素的考慮,採用雙層板結構時,這種情況下,最好將印製板的一面做為一個完整的地平面層

地線迴路規則

環路最小規則,即訊號線與其迴路構成的環面積要儘可能小,環面積越小,對外的輻射越少,接收外界的干擾也越小;
在地平面分割時,要考慮到地平面與重要訊號走線的分佈,防止由於地平面開槽等帶來的問題;
在雙層板設計中,在為電源留下足夠空間的情況下,應該將留下的部分用參考地填充,且增加一些必要的孔,將雙面地訊號有效連線起來,對一些關鍵訊號儘量採用地線隔離;
對一些頻率較高的設計,需特別考慮其地平面訊號迴路問題,建議採用多層板為宜。
在這裡插入圖片描述

串擾控制

串擾(Cross Talk)是指PCB上不同網路之間因較長的平行佈線引起的相互干擾,主要是由於平行線間的分佈電容和分佈電感的作用,克服串擾的主要措施是:

加大平行佈線的間距,遵循3W規則;
在平行線間插入接地的隔離線;
減小布線層與地平面的距離;
在這裡插入圖片描述

遮蔽保護

對應地線迴路規則,實際上也是為了儘量減小訊號的迴路面積,多見於一些比較重要的訊號,如時鐘訊號,同步訊號;對一些特別重要,頻率特別高的訊號,應該考慮採用銅軸電纜遮蔽結構設計,即將所佈的線上下左右用地線隔離,而且還要考慮好如何有效的讓遮蔽地與實際地平面有效結合。
在這裡插入圖片描述

走線方向控制

即相鄰層的走線方向成正交結構,避免將不同的訊號線在相鄰層走成同一方向,以減少不必要的層間竄擾;(相鄰層訊號不平行即可,實際情況不一定非要正交,受限於走線空間)

考慮到空間有限時,特別是訊號速率較高時,插入地平面隔離各佈線層,用地訊號線隔離各訊號線。
在這裡插入圖片描述

走線的開環檢查規則

不容許出現浮空多餘的走線,為了避免產生"天線效應",減少不必要的干擾輻射。
在這裡插入圖片描述

阻抗匹配檢查規則

同一網路的佈線寬度應保持一致,線寬的變化會造成線路特性阻抗的不均勻,當傳輸的速度較高時會產生反射,在設計中應該儘量避免這種情況。

在某些條件下,如接外掛引出線,BGA封裝的引出線類似的結構時,可能無法避免線寬的變化,應該儘量減少中間不一致部分的有效長度。
在這裡插入圖片描述

走線匹配規則

在高速數位電路中,當PCB佈線的延遲時間大於訊號上升時間(或下降時間)的1/4時,該佈線即可以看成傳輸線,為了保證訊號的輸入和輸出阻抗與傳輸線的阻抗正確匹配,可以採用多種形式的匹配方法,所選擇的匹配方法與網路的連線方式和佈線的拓樸結構有關。
在這裡插入圖片描述

走線閉環檢查規則

防止訊號線在不同層間形成自環,在多層板設計中容易發生此類問題,自環將引起輻射干擾。
在這裡插入圖片描述

走線的分枝長度控制規則

儘量控制分枝的長度,一般的要求是Tdelay<=Trise/20。

走線的諧振規則

主要針對高頻訊號設計而言,即佈線長度不得與其波長成整數倍關係,以免產生諧振現象。
在這裡插入圖片描述

走線長度控制規則

即短線規則,走線儘量短,特別是重要的訊號線如時鐘線。
在這裡插入圖片描述

倒角規則

走線避免出現直角和銳角。
在這裡插入圖片描述

器件去耦規則

新增必要的去耦電容,電源先經過電容濾波後再給器件使用,去耦電容遵從靠近原則。

在這裡插入圖片描述

器件佈局分割槽/分層規則

不同頻率的器件,一般高速放在介面處,關於地平面,考慮將兩者的地分割,然後在介面處單點連線。

對混合電路,有的將數字和模擬分別放在PCB的兩面,中間用地層隔離。

孤立銅區控制規則

孤立銅區的出現,將帶來一些不可預知的問題,因此將孤立銅區與別的訊號相接,有助於改善訊號質量,通常是將孤立銅區接地或刪除。
在這裡插入圖片描述

電源與地線層的完整性規則

對於導通孔密集的區域,要注意避免孔在電源和地層的挖空區域相互連線,形成對平面層的分割,從而破壞平面層的完整性,並進而導致訊號線在地層的迴路面積增大。
在這裡插入圖片描述

焊盤

焊盤中心孔(直插式器件)要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2)mm,其中d為引線孔徑。對高密度的數位電路,焊盤最小直徑可取(d+1.0)mm。

PCB及電路抗干擾措施:

印製電路板的抗干擾設計與具體電路有著密切的關係,這裡僅就PCB抗干擾設計的幾項常用措施做一些說明。

電源線設計

根據印製線路板電流的大小,儘量加租電源線寬度,減少環路電阻。同時、使電源線、地線的走向和資料傳遞方向一致,這樣有助於增強抗噪聲能力。

地線設計

地線設計的原則是:

1、數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路,應使它們儘量分開。低頻電路的地應儘量採用單點並聯接地,實際佈線有困難時可部分串聯後再並聯接地。高頻電路宜採用多點串聯接地,地線應短而租,高頻元件周圍儘量用柵格狀大面積地箔。

2、接地線應儘量加粗。若接地線用很紉的線條,則接地電位隨電流的變化而變化,使抗噪效能降低。因此應將接地線加粗,使它能通過三倍於印製板上的允許電流。如有可能,接地線應在2~3mm以上。

3、接地線構成閉環路。只由數位電路組成的印製板,其接地電路布成團環路大多能提高抗噪聲能力。

退藕電容配置

PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是:

1、電源輸入端跨接10~100uf的電解電容器。如有可能,接100uF以上的更好。

2、原則上每個積體電路晶片都應佈置一個0.01uf一0.1uf的瓷片電容,如遇印製板空隙不夠,可每4一8個晶片佈置一個1一10pF的但電容。

3、對於抗噪能力弱、關斷時電源變化大的器件,如RAM、ROM儲存器件,應在晶片的電源線和地線之間直接接入退藕電容。

過孔設計

在高速PCB 設計中,看似簡單的過孔也往往會給電路的設計帶來很大的負面效應,為了減小過孔的寄生效應帶來的不利影響,在設計中可以儘量做到

1、從成本和訊號質量兩方面來考慮,選擇合理尺寸的過孔大小。例如對 6- 10 層的記憶體模組PCB 設計來說,選用10/20mil(鑽孔/焊盤)的過孔較好,對於一些高密度的小尺寸的板子,也可以嘗試使用 8/18Mil 的過孔。在目前技術條件下,很難使用更小尺寸的過孔了(當孔的深度超過鑽孔直徑的 6 倍時,就無法保證孔壁能均勻鍍銅);對於電源或地線的過孔則可以考慮使用較大尺寸,以減小阻抗.

2、PCB 板上的訊號走線儘量不換層,即儘量不要使用不必要的過孔.

3、電源和地的管腳要就近打過孔,過孔和管腳之間的引線越短越好

4、在訊號換層的過孔附近放置一些接地的過孔,以便為訊號提供最近的迴路。甚至可以在 PCB 板上大量放置一些多餘的接地過孔.

降低噪聲與電磁干擾的一些經驗

1、能用低速晶片就不用高速的,高速晶片用在關鍵地方

2、可用串一個電阻的方法,降低控制電路上下沿跳變速率。

3、儘量為繼電器等提供某種形式的阻尼,如 RC 設定電流阻尼

4、使用滿足系統要求的最低頻率時鐘。

5、時鐘應儘量靠近到用該時鐘的器件,石英晶體振盪器的外殼要接地,用地線將時鐘區圈起來,時鐘線儘量短,石英晶體下面以及對噪聲敏感的器件下面不要走線。時鐘、匯流排、片選訊號要遠離 I/O 線和接外掛,時鐘線垂直於 I/O 線比平行於 I/O 線干擾小.

6、閒置不用的閘電路輸入端不要懸空,閒置不用的運放正輸入端接地,負輸入端接輸出端

PCB打樣

PCB線路板打樣的話可以去PCB線路板 捷配極速打樣工廠試試,價格比較實惠,速度快質量好。更多資訊詳見捷配PCB工廠

參考:https://www.jianshu.com/p/eb447e70dbc5
http://www.pcbhf.com/pcbchaoban/pcbsheji/274.html
https://blog.csdn.net/Albert992/article/details/104214686