芯東西 6 月 16 日報道，2021 世界半導體大會暨南京國際半導體博覽會於上週落幕，IC 設計開發者大會作為半導體大會的平行論壇之一同期舉行。

圍繞後摩爾時代下晶片設計的技術演進、創新方向與時代機遇，多家國內外晶片專家在剖析產業痛點的同時，分享了最新技術進展及行業觀察。

在政策支援、資本助力以及國際形勢複雜多變的大背景下，晶片設計業作為國內半導體產業最具活力的領域之一，正保持高速增長。

從 CPU、GPU、DPU 到 AI 晶片，哪些晶片設計領域成為創業風口？創業大潮中，有哪些創新的晶片架構正在積極探索落地商用？上游的 IP、EDA 工具和封裝技術又有哪些優化晶片設計流程、提高晶片設計效率的新技術風向？

經過密集的聽會與逛展，芯東西發現異質整合、chiplet 等已成為本屆大會上眾多演講嘉賓談及的高頻詞彙。此外，多家國產 EDA 廠商出現在此次展會上，比鄰新思科技（Synopsys）、楷登電子（Cadence）兩大國際 EDA 巨頭，分享各種優化晶片設計流程的最新工具。

01. 兩大創業新風口：GPU 與 DPU

“SoC 的創業，確實最近一段時間走到非常未有的、非常高程度的關注。”在大會期間的 SoC 設計技術論壇上，半導體行業知名投資人、華登國際合夥人王林分享了兩個比較火的創業領域。

一是 GPU。當前 GPU 領域，全球頭部玩家僅英偉達和 AMD，號稱要做“中國英偉達”的公司快 20 家了，上海有 8 家，南京有 1 家。

“在中國創業這麼大的晶片，這麼需要鉅額資本的創業，居然能夠一夜之間出來將近 20 家企業，我覺得在中國創業浪潮真的是非常非常迅猛。”王林談道，“全球就兩家在活著，中國未來有幾家活著，大家拭目以待。”

從中國的創業火熱到過熱，變化飛快，誰是第一波殺出來的，速度非常重要。

二是 DPU。王林說，這是今年 SoC 創業裡面最火的概念了，從去年開始苗頭漸起。

DPU 將一些 CPU 上要處理的加密解密或者儲存的轉化。英偉達看到了這樣一個趨勢，早在 2019 年就宣佈以 69 億美元收購以色列 Mellanox。

傳統架構中，當 CPU 資源不夠，往往人們要買更多伺服器，也就會同時將網路、加速資源都擴容，從而帶來這些資源的冗餘，從成本、功耗等角度，不是一個很好的選擇。

現在的資料中心，都倡導以資源池的形式來做，即將所有資料處理相關的做一個資源池，各個資源都做成資源池，對每個資源池分別管理、擴容，用最中心的 DPU 做排程和管理。

▲華登國際合夥人王林在演講

大家認為，可能在未來的資料中心雲端架構上，DPU 取代了 CPU，成為一個最關鍵的、最核心的晶片地位。如果把整個資料中心看成一整個大的伺服器，DPU 就是一整個大伺服器裡的 CPU，這也是為什麼以色列這家公司要花 69 億美金收購。

講一個實踐，在資料中心最迅猛、最堅定走自研的晶片和硬體的新型架構的公司，就是全球公有云龍頭亞馬遜 AWS。亞馬遜 2015 年以 3.5 億美金收購了一家以色列晶片商 Annapurana Labs，裡面有非常多做資料處理的高手。

基於這家以色列公司的團隊，AWS 發展出來一系列的自研晶片，有加密晶片、加速卡、排程的系統等等。基於自有晶片架構及自有的一整套雲端管理系統，AWS 的資料中心算力得以進一步釋放，能更靈活去支援客戶定製化的東西，並在一定程度上擺脫對硬體廠商的依賴。

所以，網路的新型雲端架構更新，帶來了非常多的機會。

中國創業公司得天獨厚的優勢，為確保供應鏈安全，中國大晶片的供應商，有很多創業機會。同時挑戰也很大，王林挑了幾條來講：大晶片 SoC、雲端 SoC 創業不僅拼晶片能力，也拼系統能力，對於系統的理解、對於整個雲端架構未來趨勢的理解和把握，非常難。

02. 自主 CPU 的核心要素與技術要求

怎樣的處理器，才是真正自主的處理器？

在 SoC 設計技術論壇上，龍芯中科副總經理明旭從理論層面，對這一話題加以探討。

資訊產業發展這麼多年，形成了兩套技術體系，WinTel 體系統一了 PC 和伺服器，AA 體系統一了移動端，但這兩個體系都在美國的掌握之中。

跟著別人的體系走，是沒有出路的。只有靠自己，下決心搞體系替代，才是唯一的出路。在這個過程中，有兩個坎必須邁過 —— 自主 CPU 和自主作業系統。

如果處理器要實現自主，就要在指令集自主的基礎上，能夠自主設計微結構。

現在幾類主要國產處理器，分別採用引進合作、Arm 授權、自主架構的模式。

引進合作，現在只剩 x86 架構，由於 x86 指令集沒有授權的說法，只能靠合資建廠的方式去打智慧財產權的擦邊球，因此沒有自主性可言。

Arm 授權方式很多，包括軟核、硬核、指令集。但其指令集的擴充套件是嚴格受限的，這恰恰是 Arm 生態建設成功的根本抓手，是不會放手的。

用這樣國外的指令集，只能做產品，無法構建自主的產業體系。如果要發展自主的產業體系，必須從自主的指令集做起。

▲龍芯中科副總經理明旭

明旭打了個比方，通用處理器的要求就像培養一個孩子，要他成為學習好、品德高、運動能力強、還會做菜，這才是通用處理器。

因此對於通用處理器的設計要求是很高的，在所有晶片類產品裡，通用處理器的技術要求基本上是一個珠穆朗瑪峰的存在。

通用處理器的核心價值，並不在我們看到的晶片上，而是在 CPU 核心上和支撐軟體生態的基礎軟體上，就像一個啞鈴，份量都在兩頭。上層應用的效能和穩定性是三部分綜合優化的結果。現在較受關注的“後門”問題，恰恰也在軟體兩頭。

對於 CPU 核心自主處理器來說，從上層應用到底層處理器微結構的技術鏈貫通，可以針對熱點程式碼，結合軟硬體進行深度優化。另外，可以持續通過微結構升級的方式，來提升晶片效能。

其實，對於有條件的黑客和攻擊者來說，在晶片內部，也就是在 CPU 核心內部放置後門，是最有效也最隱祕的技術手段。

當年斯諾登曝光“稜鏡門”的時候，其實沒有任何證據證明美國在晶片內部放了後門。但因為美國沒有底線的行為，使得大家對美國處理器的安全性和是不是放後門開始有各種質疑和猜測，並在此過程中發現了一些蛛絲馬跡。

“對於自主 CPU 來說，不用說，後門肯定沒有！因為整個微結構都是我寫的。”明旭說，前一段很受關注的處理器漏洞，解決起來也都得心應手。那是一個體繫結構上的漏洞，在摸清機理之後，龍芯解決 CPU 漏洞只用了一行程式碼。另外，還有針對性在 CPU 核內的記憶體安全機制。

對於你拿別人的核來攢的 CPU 來說，後門難防。因為核心不是你做的。微結構持續升級的能力沒有，而且供應鏈上的風險也很大。

在明旭看來，一定歷史時期內，因為技術發展階段不同，用別人的核來攢 CPU 無可厚非。有問題是，明明拿別人的核來攢，非要說自己做的，這個問題就大了。到時候出了問題，誰負責？實際上沒有人能負得起這個責任。

總的來講，真正核心技術包括無法引進的、即使引進了也難以消化吸收的晶片技術。

對於 CPU 高複雜系統，用別人的 CPU 核攢晶片，不復雜，複雜的是 CPU 核的內部，上百萬甚至上千萬行的程式碼，沒有設計文件。

你把每一行程式碼都看懂，拼起來還是不懂。就像開啟一個豬的大腦，可以看到每一顆神經元，甚至可以看到在跳，但它在想什麼，你不知道。

明旭認為，高複雜系統的能力建設，是一整套體系能力的建設，至少需要 30 年的時間，在長期的自主研發過程中逐步演進，一步步堆出來的。在演進過程中，除人才、機制和經費，時間是最重要的創新因素。

“龍芯在這上面已經努力了 20 年，我們還是有信心，再用 10 年時間，把我們處理器設計能力達到國際水平！”明旭說，龍芯處理器當前即是在走這樣一條路，從指令集、IP 核到晶片模組，都完全自主設計，沒有使用任何第三方 IP，“這在國內處理器廠商中是絕無僅有的。”

▲龍芯三大產品系列

今年 4 月份，龍芯推出自主指令集 LoongArch，具有完全自主、執行效率高、生態相容三大特點，並實現了 CPU 核心自主優勢，既能通過微結構的持續升級來提升效能，又能進行全方位處理器的安全性設計。

除了龍芯中科外，我們也在展會看到了瀾起科技、飛騰等國產 CPU 供應商的身影。基於飛騰 CPU 的產品已覆蓋桌上型電腦、一體機、便攜機、瘦客戶機等多類終端以及伺服器和工業控制嵌入式產品等，瀾起科技剛於今年 4 月釋出其第三代津逮 CPU 伺服器處理器。

03. 高能效是主攻方向，智慧汽車離不開大晶片

在世界半導體大會期間，多家專注於 AI 晶片的公司分享了他們的架構設計理念。

比如在大會首日，南京大學特聘教授、IEEE Fellow、南京風興科技董事長王中風分享了他們所研發的隨機稀疏高能效神經網路加速器。

他談到主要做的一些優化工作：一是降低演算法複雜度，其快速卷積演算法可將主要計算量降到 30% 甚至更多；二是滿足儲存空間及頻寬需求，他們採用動態的計算流方案，可有效降低儲存頻寬壓力；三是在記憶體、頻寬限制情況下優化硬體設計單元，王中風團隊設計的總架構，基於前期的演算法和儲存空間優化，在多數情況下能取得 2.5 倍以上的能效比。

▲清微智慧發展歷程

脫胎於清華大學微電子所的清微智慧則聚焦可重構計算晶片。據清微智慧首席架構師於義分享，其核心技術可重構計算（CGRA）兼具通用性和高能效，能夠達到和 ASIC 相當的計算能效，同時又有接近軟體可程式設計的靈活性，使得晶片能快速處理最新演算法。

目前清微智慧已量產 TX210、TX510、TX231 晶片，並正在開發馬上要量產投片的 TX511，峰值算力將達到 2TOPS。於義透露說，未來清微智慧的可重構計算晶片規劃是從端側 AIoT 一直髮展到雲端，最後實現通用計算，每瓦算力達到 500-1000TOPS。

主攻 AIoT 應用的大魚半導體，在大會期間推出了其應用於藍芽無線耳機的首款音訊智慧 SoC——U2。U2 採用臺積電 40ULP 的低功耗工藝，並在此基礎上優化了晶片設計、系統軟體和協議棧。另外，U2 採取了分離設計的方法，將電源、射頻、音訊隔離開，從結構上杜絕底噪問題。

據其分享的測試結果，在播放狀態下，內嵌 U2 的 TWS 耳機將市面上常見的 20+mW 的音樂播放功耗，壓縮到 12mW，僅為 AirPods 的 2/3；通話狀態下功耗 19mW 為 AirPods 的 2/3；待機狀態下功耗 0.5mW，為 AirPods 的 1/4。

▲大魚半導體 U2 晶片

面向自動駕駛計算晶片賽道，黑芝麻智慧 CMO 楊宇欣分享道，過去車企都講“里程焦慮”，但隨著汽車智慧化的提升，現在廠商更多是“演算法焦慮”，要求汽車足夠智慧，一定要有足夠強大的算力支撐。他認為，核心晶片應該是在整個產業鏈發展過程中最核心的一個環節。

但真正在做車規級大晶片，或車規級高效能晶片的智慧公司少之又少，不超過 1%。這是因為安全可靠性是最大的門檻，對設計能力和耐力的要求極高，會把不少廠商難住。楊宇欣透露說，黑芝麻智慧將不斷演進大算力晶片，明年會發布 200TOPS 以上算力的晶片。

談到 AI 晶片的應用，宙心科技 CEO 陳更新特別強調應用場景智慧化的成功決定了 AI 晶片的成功。

AI 的生存需要去深耕，碎片化技術離不開長期的精力打磨和資源投入，需要認真調研應用環節，真正做到分析、提煉出來如何提供這種端到端的解決方案，才能與優秀的產品解決問題。

“我不太認同通用計算，至少目前對於 AI 晶片來說。”陳更新認為，面向特定行業、特定目的的專用晶片，可能會很長一段時間有很強的生命力，會與 GPU、CPU 並存很久。最終，AI 技術一定是從定製化走向通用化，但在達到通用化之前，它必須在定製化 AI 上走過很漫長的道路。

04.IP 授權帶來“輕設計”之風

為了降低整體 SoC 設計的負擔，IP 授權正成為晶片設計廠商流行的商業模式之一。

隨著半導體產業遷移、晶片設計規模不斷擴大、物聯網呈現碎片化需求之後，一家企業想實現整個設計過程中全部環節的難度加大。有些廠商會將一些關鍵的核心技術，一些通用化、公用化的 IT 技術外包，或將整個設計服務外包，這類從事 IP 授權的廠商，又可以稱作“輕設計廠商”。

芯原股份即專注於 IP 授權，2020 年在全球 IP 廠商中排名第 7，擁有包括顯示屏、AI 晶片等在內的各種晶片設計所需 IP。

其商業運營高階副總裁汪洋先生將芯原股份的模式總結成一個新的名詞：晶片設計平臺即服務（Silicon Platform as a Service, SiPaaS）：未來，不單晶片製造環節可以代工，設計環節也可以交給像芯原股份這樣的 IP 授權公司，從而進一步降低成本。

同樣從事 IP 授權的芯動科技，專注於高階工藝、高階 IP 的突破，其產品覆蓋了從 55nm 到 5nm 的全工藝，特別是 FDX 工藝，從 22nm 一直到 5nm。

芯動科技 CPO 姜燚稱，隨著高階晶片採用的先進製程越來越小，使用者在晶片 IP 上主要是工藝方面的焦慮。如果能實現全面又專注的服務，既能幫助客戶可以減少工藝的焦慮，又能讓客戶關注到自身的產品。

05. 國產 EDA 元年已至，驗證是提速晶片設計的關鍵

設計晶片，離不開上游的 EDA（電子設計自動化）工具。藉助 EDA，晶片的電路設計、效能分析、IC 版圖設計等整個過程，都能由計算機自動處理完成。

EDA 工具處於晶片業的最頂端，市場大概百億美元，卻催生撬動 4 千億的電子資訊市場，進而帶動 40 萬億數字經濟市場。一旦下端 EDA 受到衝擊，會讓 EDA 電路、電子資訊以及數字經濟的產業結構發生很大變化，對整個社會的影響不可估量。

如今各家 EDA 廠商都在研究讓晶片設計效率更高、門檻更低、效果的工具。

比如，據 Cadence 中國區驗證產品工程總監張立偉分享，其高階綜合技術（HLS）能從底層出發來優化晶片設計過程，將高層次語言描述的邏輯結構，自動轉換成低抽象級語言描述的電路模型，在多方面完勝人工優化 RTL 的效率和結果。

▲Cadence 展臺

賽迪顧問高階分析師呂芃浩在大會上提到了一系列資料，晶片設計成本越來越高，設計一顆 5nm 晶片大約 4 億美元，如果不用 EDA 工具，成本大約將達到 1000 億美元，不是任何一家公司能承擔得起的投入。

半導體市場帶來了 EDA 市場的繁榮，2020 年半導體市場的增幅約為 6.8%，帶動了 EDA 的增長是 11.9%，說明對 EDA 的需求在快速釋放。具體從結構上來看，物理設計與驗證今年增幅達到 12%，這是除了 IP 之外增長最快的。

2020 年我國 EDA 市場規模約 6.2 億美元，僅佔全球市場的 5.4%；國內 EDA 廠商總營收約 6 億元，只佔到全球市場份額的 0.8%；同比增長 44%；國產化率約 14%，因此還有很大成長空間。

有一種說法，2021 年開啟了國內 EDA 的元年。據不完全統計，在 2020 年，國民 EDA 企業數量達到 28 家，基本上每年都會增加 3~5 家，成長速度很快，雖然很小，但在快速繁衍。

資本熱度也非常高。在 2019 年之前，EDA 領域沒有什麼關注點。但是從去年開始，尤其到今年，這種公司數量非常多，單就上半年，融資總額超過十幾億。除了華大九天側重模擬工具外，多家面向數字 EDA 的國產廠商也在快速發展，華大九天、國微思爾芯、杭州廣立微等均已準備 IPO。

目前因 AI 晶片複雜程度高，研發成本上升，研發時間也不可逆轉，任何一個環節都不出錯。因此驗證環節必須貫穿於整個設計過程中，及時發現問題並解決問題，提高晶片設計的效率，推進 AI 晶片快速推向市場。從這個角度看來，數字 EDA 發展大有可為。

總體來看，驗證工具已是中國 EDA 的重要賽道。

紫光芯雲 CTO 鄧世友分享了一個數據：約 7 成左右的晶片研發時間都用了在做驗證和模擬。呂芃浩亦提到從 2010 年開始到 2020 年，驗證工程師的數量已經超過設計工程師了，驗證在設計中起到的作用愈發明顯，驗證成本也超過了設計。

降低晶片設計成本還有一個趨勢 —— 上雲。

鄧世友說，當下，雲端計算在提升小晶片設計效率、降低成本方面幫助極大，例如 EDA 上雲，可以滿足對晶片算力彈性需求。考慮到成本問題和配置的複雜性，晶片設計上雲正成為一個新趨勢。

▲晶片設計上雲的價值

EDA 上雲，可以最大優勢利用雲天然的彈性，能夠滿足資源 100% 的供給，通過雲能夠獲得靈活的算力和足夠的儲存的效能，並且可以按需購買算力，設計環境也得以快速構建。此外，使用者還能在雲上獲得三是生態全鏈路服務。

同時，邏輯設計錯誤是導致流片失敗的第一因素，這也可以通過前期的設計模擬過程加以規避。另外，模擬驗證需要彈性算力，用算力換時間，是提升效率的最有效手段。

因此紫光雲推出一站式晶片雲服務平臺，希望基於該平臺，構建一個滿足晶片設計五大核心要素的基礎支撐，提供算力、設計環境和晶片設計服務，從而提速客戶晶片設計。對於節約運維、機房成本，抑或是異地協同辦公場景、人力不足、算力不足等痛點，晶片設計上雲都能帶來好處。

速石科技資深架構師萬山青同樣分享了一些雲端 EDA 的經驗。上雲思路大體有兩類。一是將雲當成本地機房的延伸，即另一個地方的 IT 基礎環境用；二是雲原生的思路，比較適合新的設計公司，如果能很好地以更適合雲上平臺的方式去取用資源，將獲取更高收益，同時降低成本。

速石科技做的事，即是在雲上構建 IC 設計環境，利用 AI 演算法優化對接晶片設計公司以及各類 EDA 工具軟體等，直接為晶片設計公司提供工具最優解，使其能更好地專注於設計本身。

同時，自動化工具也有助於提升晶片設計效率。

Codasip 中國區總經理相海英說，用工具來做自動化設計和定製，不僅能節省開發時間、節約開發成本，而且能保持新加了指令以後，軟體工程師還可以基於 C 和 C++ 做普通應用軟體開發，無需用嵌入彙編的形式，就能保留大的生態。

在世界半導體大會期間，EDA 創企芯華章釋出《EDA 2.0 白皮書》，並提出後摩爾時代中 EDA 面臨的一些挑戰，包括 EDA 設計流程與系統級軟硬體需求缺少關聯，能同時理解兩者的專家非常稀缺；設計週期長，無法滿足應用快速創新需求；設計投資大，成本高，專案風險大；需要新建大規模團隊，整個 EDA 流程高度依賴經驗，晶片設計人才難求。

芯華章科技董事長兼 CEO 王禮賓相信，智慧化的 EDA 2.0 時代，會使設計晶片像開發程式那樣簡單，製造晶片像搭積木那樣靈活。

中國科學院院士、上海交通大學黨委常委、副校長毛軍發同樣在主題演講中提到 EDA 落後的原因：一方面是研究演算法較多，但很零散，沒有規劃、整合，沒有形成能力；另一方面，大型軟體工程能力較弱，經驗較少，使用者不願用國產軟體，形成惡性迴圈。

毛軍發院士也分享了其專案組的研究成果，比如研發國內第一款具有自主智慧財產權的電磁-熱-應力耦合多物理層模擬軟體，合作研製出首套系列國產射頻 EDA 商用軟體，包括 48 款國產射頻 EDA 商用軟體工具、500 種高精度 PDK 模型，與中芯國際工藝相容的整合無源器件 IP 庫已量產 3.5 億顆，基本實現無源積體電路 EDA 工具自主可控。

06. 異質整合趨熱，未來屬於 chiplet

毛軍發院士認為：“摩爾定律面臨極限挑戰，轉折點臨近，半導體異質整合將為積體電路變道超車發展提供歷史機遇。”

單一半導體工藝積體電路存在侷限性，而異質積體電路採用系統設計理念，融合不同半導體材料、工藝、元器件或晶片優點，應用 chiplet、整合無源器件等新技術，通過採用 2.5D 或 3D 高密度結構，實現複雜功能和優質的綜合性能。

同時，異質積體電路具有靈活性大、可靠性高、研發週期短、成本低、小型化輕質化等特點，且對半導體裝置要求低，不受 EUV 光刻機限制。

美國非常重視異質整合這一方向，此外日本、韓國、新加坡及我國臺灣地區均有異質整合相關研究計劃。面向 chiplet 方向，英特爾、三星都發布了 3D 封裝整合研究進展。

▲英特爾、三星的 3D 封裝整合研發進展

臺積電也將封裝技術的重心逐漸從後端封裝廠移到前端半導體代工廠。臺積電在主推 SoIC，採用最先進封裝互聯技術為 3D Fabric，晶片之間的 IO 間距可以小到 1μm 左右。SoC 是把 IP 平面整合在一個晶片裡，而 SoIC 可以把多個 chiplet 以 3D 堆疊整合。

目前臺積電已實現用 3D Fabric 技術完成 12 層堆疊的 SoIC，如果 SoIC 成為下一代晶片系統的主流技術，那麼臺積電將會在半導體行業更加強勢。

▲異質積體電路發展藍圖

AMD 也在積極佈局異構整合，並判斷異構計算將成為未來高效能計算髮展趨勢的關鍵之一。在持續引入新制程節點的過程中，AMD 意識到效能的提升，不能僅依賴於製程的進步，還需要更多其他方面創新，來驅動效能和算力提升。

高階副總裁、大中華區總裁潘曉明說，AMD 的嘗試結果是，製程技術的演進大約佔效能提升的 40%，平臺和設計優化變得更為重要，它涵蓋了從處理器、微架構、模組之間如何連線以及硬體和軟體系統優化等所有內容，佔據了系統提升的 60% 的比重。上述組合，實現了平均每 2.5 年提升 2 倍效能。

例如在剛剛落幕的 2021 年臺北電腦展中，AMD 展示了與臺積電合作開發的第一款採用 3D 堆疊封裝技術的晶片。以往，3D 堆疊技術被用在快閃記憶體上，而 AMD 將這一技術引入 CPU，突破性將 AMD 晶片架構以 3D 堆疊技術相結合，實現了超過 2D 晶片 200 倍的互聯密度，與現有的 3D 封裝解決方案相比，密度也可達到 15 倍以上。

同時，潘曉明也提到 AMD 十分關注 chiplet（芯粒）技術。2017 年，AMD 已在其處理器上採用 chiplet 技術將 4 個 SoC 互連，在第一代 EPYC 處理器中又通過 Infinity 技術將 8 個 7nm chiplet CPU 和 1 個 12nm chiplet I/O 相互連線，現已推出第三代 EPYC 處理器。

日月光集團副總經理郭桂冠同樣在演講中談及 chiplet，如果一味追求 3nm、5nm，在良率上付出的成本極大，而如果採用 chiplet 技術，則無需集合成非常大的晶片，可以離散式分成幾個小晶片做整合，這樣良率將大大提高。

他提到封測廠和客戶都喜歡 chiplet，因為良率損失問題，在目前產能稀缺的情況下，這是很值得討論的話題。

▲日月光集團展臺

當前道的晶圓製造成本愈發高昂，異質整合趨勢下，封裝技術的價效比優勢將進一步顯現。後道製造技術正加速晶片進化，即不再只是把晶片封起來，而是研究如何提高晶片的整合度、如何提高封裝體內部的高速互連。

長電科技亦在圍繞異質整合的先進封裝技術方面積極佈局。在主題演講中，長電科技首席執行長鄭力生動形象地描述了技術變化：如果將以前傳統意義上的“封裝”比作工人制造磚頭，那麼如今的“封裝”就是用磚頭砌牆甚至搭建一棟房屋。

如今從先進封裝到晶片成品製造的產業升級趨勢日趨明顯，封裝行業也更加註重和加強與晶片設計企業以及 IP、EDA 企業的互動協同。協同設計可優化晶片成品整合與測試一體化，並大幅提高效率。

“因為我們的密度、整合度越來越複雜，所以必須在晶片前期規劃和設計時就把設計中間的晶圓製造和後道的成品製造聯絡在一起，這樣才能保證良率，才能保證效能提高。”鄭力說。

▲長電科技展臺展示系統級封裝（SiP）技術

07. 賽道、發展方式、市場格局都在變化

在世界半導體大會開幕當日的下午場，賽迪顧問副總裁李珂分享了未來可能出現的三方面變化：

第一，賽道可能會變。半導體猶如跑馬拉松，要比拼耐力，賽道越長，繼續跑得選手越少。而像 5G、AI 等新賽道，無論是新選手還是從其他賽道跳過來的老選手，都站在同一個起跑線上。

第二，發展方式要變。現在摩爾定律放緩，所謂超越摩爾，比拼的是應變能力，能不能在同樣線寬、同樣工藝上實現價值最大化？這恰恰是中國廠商的機遇，並且中國是全球最大的單一市場，城市化程序也好、消費能力也好，最適合做超越摩爾的應用。

最後是市場格局在變。在超越摩爾時代或者新的賽道不斷湧現的情況下，更多話語權向整機企業或電子企業甚至下游網際網路企業遷移，原來做一塊晶片賣幾百萬部手機、躺賺的時代已經結束，未來所謂的萬物互聯大量碎片化的市場中，更多要與整機企業、政府、終端客戶等協同，雖然基礎性、戰略性地位沒變，但是主導權或者話語權在下降。

而在這一系列變化的驅動下，晶片從架構設計本身到上游的 EDA 工具、IP、平臺等都在持續演化，從各個層面來滿足終端使用者的需求。