為爭奪晶圓代工頭把交椅的競賽已趨白熱化，臺積電和三星都不惜撒下重金來獲得工藝上的領先。但是，在雙方全力爭奪的 3nm 工藝節點開發上，近期卻相繼有開發遇阻的訊息傳來。在先進工藝已逼近物理極限之時，每進一步都要突破層層阻力。晶圓代工之間的爭奪，不單是資金投入的比拼，還是與時間的一場賽跑。

與時間賽跑

蘋果 iPhone 下一代的處理器無法採用臺積電的 3nm（N3）工藝了。這是臺積電近期正式確認的訊息，N3 工藝的量產將會延遲 3 到 4 個月。而據相關媒體報道，三星的 3nm 開發也遇到了問題，其 GAA 工藝仍面臨著漏電等關鍵技術問題。

按照之前的規劃，臺積電的 3nm 工藝將在 2022 年第三季度實現量產。3nm 的具體量產時間是與客戶共同協商決定的，臺積電總裁魏哲家此前這樣表示。蘋果是臺積電 3nm 工藝的首批客戶，後有傳聞英特爾也成為了嚐鮮者，其 GPU 和伺服器晶片將採用 3nm 工藝。不過，這一傳聞在英特爾架構日上被破除，N5 和 N6 將是臺積電為其代工的首要工藝。

這一選擇不能直接說明 N3 工藝的進展問題，但結合工藝進展延遲的訊息，多少還是讓人意外的。畢竟在 4 月 15 日的法說會上，臺積電還表示 N3 已經提前至 3 月開始風險行試生產，並小量交貨，進度優與原先預期。

局外人很難知道延遲的真正原因，可以看到的是工藝進展的不易。業界知名專家莫大康就表示：“從 N5 向 N3 不是單一的光刻尺寸的縮小，涉及器件架構、互連金屬等，出現工藝延遲正常，要摸索工藝，需要通過更多的矽片生產來積累經驗。”

▲臺積電的工藝進展

三星方面也面臨著類似的問題。早在 2019 年三星就公佈了 3nm GAA 工藝的 PDK 物理設計套件標準，預計 3nm GAA 工藝會在 2020 年底試產，2021 年實現量產。目前看來，這一目標是遠不能達成了。按照三星在今年 6 月完成 3nm 晶片 Tapeout（流片）的進度來看，2022 年將是其量產的初步時間。

▲ 三星的工藝進展

不過一些英文媒體不看好三星能在 2023 年之前實現量產，依據就是疫情導致 3nm 工藝所需的極紫外光刻機（EUV）和其他關鍵生產裝置的交付延期，進而推遲了量產的時間。

三星當初選擇 GAA 工藝，就是因為想通過提前佈局，在 3nm 節點實現彎道超車。三星的 3nm GAA 工藝分為 3GAAE / GAAP (3nm Gate- AlI-Around Early/Plus) 兩個階段，被業界認為真正成熟的將是 GAAP 工藝，GAAE 將可能只是用於自己的晶片上。

與之相比，臺積電繼續在 3nm 節點選擇 FinFET 工藝，則是考慮到可以繼續挖掘現有工藝的優勢，在三星之前實現量產。有業內人士就指出，臺積電在 GAA 架構的開發上落後三星 12 至 18 個月，因而積極推進的 3nm FinFET 策略可以彌補這一劣勢。

因此，三星的 3nm 工藝如果不能在 2023 年之前實現量產獲得客戶訂單，那麼將在代工領域處於不利地位。同理，臺積電如果不能在時間上取得領先，也將面臨被動的局面。

對於雙方來說，都是一場與時間的賽跑。

要跨越技術鴻溝

3nm 工藝的量產實現就像跨越鴻溝一樣。就以光刻為例，晶圓代工廠希望儘可能地實現 EUV 單次曝光，因為這將可以簡化工藝。然而，EUV 單次曝光實現的間距極限是 32nm 到 30nm 間，對應著 5nm 左右的工藝節點。要進展到 3nm 工藝，晶片製造商就要尋找新的方案。第一個選擇就是 EUV 雙曝光，第二選擇是開發高數值孔徑（NA）EUV 掃描器，這是一個全新的系統。ASML 的高數值孔徑 EUV 系統採用新的 0.55 數值孔徑透鏡，解析度提升了 70%，仍在研發階段。

高 NA EUV 系統複雜且昂貴，並且給晶圓廠中引入很多風險。此外，該系統不會為 2022 年的 3nm 初始階段做好準備。根據最新的訊息，這種新光刻機要在 2025-2026 年之間才能規模應用。因此，晶圓代工廠可能別無選擇，只能採用 EUV 雙曝光的方法。在雙曝光方案中，晶片分割在兩個掩模上並列印在晶圓上，既增加成本又會影響良率。

這還僅是開發 3nm 所面對的共同挑戰，考慮到臺積電和三星所採取的不同工藝路徑，其各自都將面對不同的障礙。

臺積電要將 FinFET 工藝從 5nm 遷移到 3nm，就在理論上挑戰了 FinFET 工藝的極限。在進入 3nm 之後，FinFET 電晶體的鰭片難以在本身材料內部應力的作用下維持直立形態，尤其是在能量更高的 EUV 製程匯入之後，這樣的狀況會更為嚴重。三星面臨的困難也不少，GAA 則是全新的架構，器件引數的不確定性會更大，很多影響將難以預估。

技術挑戰之外，3nm 工藝還將面對巨大的成本壓力。IBS Research 2019 年的一份報告預測，雖然 3nm 晶片的每電晶體成本將降低，但晶圓和晶片模具的總體成本將增加。IBS 在其研究中估計，10 億個電晶體部分的單個電晶體部分將達到 2.16 美元，低於 5nm 工藝的 2.25 美元。不過，3nm 單片晶圓的成本為 15,500 美元，比 5nm 增加 3,000 美元，模具將比上一代的 23.57 美元高出 30.45 美元。此外，由於 3nm 預計將採用 25 層 EUV 光罩，因為代工價格將可能達到 30,000 美元。考慮到不是每個客戶都能承受，因此臺積電正評估啟動持續改善計劃（Coutinuous Improvement Plan），推出改款版 3nm，通過減少 EUV 光罩層數、略增加晶片尺寸，降低成本、提高良率，提供客戶兼具效能和成本的解決方案。

所以，3nm 的開發也就成了一場金錢投入的競賽。三星表示，到 2030 年邏輯晶片投入將達 1,077 億美元。臺積電也將資本支出以一調再調，由原來的 250-280 億美元調整到 300 億美元，其中 80% 將用於 3nm、5nm 等先進製程。

好在憑藉多年形成的口碑，臺積電的 3nm 沒有量產卻已經訂單排滿，蘋果、AMD 都先後預約了明後年的產能。按照臺積電的說法，HPC 的潛在客戶和智慧手機領域對 N3 的興趣都很大。此前的規劃中，3nm 正式量產時的初期月產能為 5.5 萬片，2023 年月產能可達 10.5 萬片。如果這些產能都被預定一空，臺積電將在 3nm 代工市場再次擁有領先優勢。

不過，三星的情況也稍顯特殊。與專心做代工業務的臺積電不同，三星是一個 IDM 公司，其總產能多為自己使用。2020 年，三星將其晶圓代工廠產的 60％用於內部使用，主要用於智慧手機的 Exynos 晶片。其餘產能來自非專屬客戶，高通佔 20％，其餘 20％來自 Nvidia，IBM 和英特爾。如果 3nm 工藝實現量產，靠其內部還是能消化很大一部分產能的。現在唯一要注意的就是不能再出現失誤，拖延量產進度。

不過，3nm 工藝進展表面是兩強的競爭，實則是整個產業鏈的跟進。正如莫大康所指出，3nm 是一個焦點，不能僅靠臺積電、三星的推進，最終還要看製造商和裝置商等產業鏈各個環節的努力。