一，基本的掃描路徑設計

二，部分掃描設計

1，隔離的序列掃描設計

2，非序列的掃描設計

三，掃描路徑的測試方法

1，組合電路部分的測試生成

只對組合電路進行測試生成的前提是：
（1）電路中沒有非同步訊號，包括觸發器的置位/復位訊號；
（2）鎖存有非重疊的時鐘控制；
（3）測試生成時，訊號傳播結束點是觸發器的一個輸入端，此輸入端按電路的原始輸
出考慮；驗證結束點是觸發器的一個輸出端，此輸出端按電路的原始輸入考2，

2，測試施加

測試施加分為兩個階段：先測試觸發器，然後測試組合電路部分。先測試觸發器的原因是，對組合電路部分的測試控制和觀察要用到觸發器。

四，掃描路徑的結構

1，電平敏化掃描設計（LSSD)

（1）觸發器是有效電平觸發而不是邊沿觸發（電平敏化）

（2）測試方式中所有觸發器相互連線形成移位暫存器，可對其“讀”或“寫”，以供測試和分析組合電路部分（掃描設計）

採用LSSD 方法設計電路應遵循以下規則：
（1）掃描路徑上所有觸發器必須是雙鎖存設計（L1，L2）；
（2）觸發器必須由兩個或兩個以上的不重疊時鐘控制；
（3）觸發器不能由其輸出訊號的衍生的時鐘所控制；
（4）每個時鐘輸入必須獨立控制；
（5）系統時鐘C 只能接到觸發器的時鐘輸入；
（6）測試時，所有觸發器應級連形成移位暫存器，其輸入/輸出應由時鐘A 和B 可控，觸發器也可級連成多個移位暫存器；

（7）除了A、B 時鐘，其他時鐘在測試時應不工作。

2，隨機編址的儲存單元

隨機存取掃描技術是另一種儲存單元的設計方法，它採用隨機編址的儲存單元構成時序
電路，允許獨立地對每個儲存單元的狀態進行設定、重置和檢查。圖6.14 表示了一個可編址
的儲存單元的典型結構。該結構中包括：兩個附加的資料輸入D1 和D2，地址線X，儲存單
元輸出Q1 和Q2，復位R，時鐘C。D1, X, D2 以及所有儲存單元的第二個輸入/輸出都“線或”
起來，因此電路總的只有一個附加輸入和輸出，此電路還包含譯碼器及地址暫存器。

附： 鎖存器和觸發器

https://www.i4k.xyz/article/Andy_ICer/111545351#1%E3%80%81%E5%8F%8C%E7%A8%B3%E6%80%81%E5%99%A8%E4%BB%B6