1. 程式人生 > 其它 >VLSI測試方法學和可測試設計 第2章 模擬

VLSI測試方法學和可測試設計 第2章 模擬

一,時間模擬和功能模擬

  1. 行為模擬 :不帶延遲的模擬,驗證電路功能是否符合設計要求;
  2. 門級模擬:主要對邏輯綜合和優化以後生成的網表文件進行模擬,模擬採用的庫中包含單元延遲資訊;
  3. 後模擬 :佈局佈線並引數提取後的功能驗證,帶有所有延遲資訊

二,邏輯模擬

  1. 編譯模擬 :模擬器把電路的網錶轉換成機器指令碼序列,這些序列完成電路的各種邏輯和演算法功能,這種描述的電路模型稱為編譯碼模型

2. 解釋模擬,也叫事件驅動模擬

1,先前模擬時刻,2,確定當前事件,3,重新整理有關節點邏輯值,4,傳播事件,5,分析啟用元件,6,按層次給相應的事件安排模擬時刻

3,延遲模型

靜態時間分析(STA)關注關鍵路徑的延遲

三,故障模擬

目的:測試給定的故障出現的條件;測試圖形生成;衡量給定測試圖形的效率;

1,並行故障模擬 (故障注入和處理都是並行的)

2,演繹故障模擬 (類似於將前一級故障表傳入下一級,同時將下一級的故障表和之前的故障表再傳入下下一級

3,併發故障模擬 (並行故障和演繹故障模擬的結合)