軟核，硬核、固核的區別！
IP（Intellectual Property）就是常說的智慧財產權。美國Dataquest諮詢公司將半導體產業的IP定義為用於ASIC、ASSP和PLD等當中，並且是預先設計好的電路模組。IP核模組有行為（Behavior）、結構（Structure）和物理（Physical）三級不同程度的設計，對應描述功能行為的不同分為三類，即軟核（Soft IP Core）、完成結構描述的固核（Firm IP Core）和基於物理描述並經過工藝驗證的硬核（Hard IP Core）。
    什麼是軟核?
    IP軟核通常是用HDL文字形式提交給使用者，它經過RTL級設計優化和功能驗證，但其中不含有任何具體的物理資訊。據此，使用者可以綜合出正確的閘電路級設計網表，並可以進行後續的結構設計，具有很大的靈活性，藉助於EDA綜合工具可以很容易地與其他外部邏輯電路合成一體，根據各種不同半導體工藝，設計成具有不同效能的器件。軟IP核心也稱為虛擬元件（VC-Virtual Component）。
   什麼是固核?

    IP固核的設計程度則是介於軟核和硬核之間，除了完成軟核所有的設計外，還完成了門級電路綜合和時序模擬等設計環節。一般以門級電路網表的形式提供給使用者。
什麼是硬核?
    IP硬核是基於半導體工藝的物理設計，已有固定的拓撲佈局和具體工藝，並已經過工藝驗證，具有可保證的效能。其提供給使用者的形式是電路物理結構掩模版圖和全套工藝檔案，是可以拿來就用的全套技術。 
   
    如何選擇IP模組?

選擇IP模組設計時首先要考慮的因素是IP與目標系統的配合程度。一般來說，在進行整合之前，最好選擇那些無需修改的IP模組。但是如今的大多數情況是設計人員在獲得IP模組後必須進行修改，有時修改的範圍包括各個設計層次上的IP模型。這種修改會耗費大量的時間和資源，不僅會耽誤產品的研發進度，還會給整個設計流程引入風險。有時可以通過犧牲一點芯片面積或功能，以儘量少的修改IP設計，使其能直接整合到系統晶片設計中。
    選擇IP模組時必須考慮的另外一個因素是：評估IP模組的品質、整合的方便程度以及可重用性，並考慮IP開發者提供的技術支援程度等。如使用手冊內容是否完備，是否提供完整的設計和驗證環境，是否有成功整合的示範工程，介面定義標準的遵從程度，未來發展升級的可能性，獲取IP授權的效率以及合作廠商的可信賴程度等多種因素。
    IP

模組的評估
    是指通過一系列完整的檢查規則來系統地檢查IP的設計。評測分為系統設計、編碼、綜合和引數驗證等不同部分進行，並根據評測規則的重要程度為不同的規則檢查分配不同的權值。這樣檢查之後，就可以直觀地看出整個設計的可重用程度，以幫助體系架構設計工程師針對性能、規模、成本和功耗等不同方面來定製和評估IP模組設計。目前工業界比較具有影響力的評測標準是由Synopsys和Mentor聯合開發推行的基於RMM的OpenMORE評測標準。

IP的分類 
IP核分為軟核、硬核和固核三種。具體地說，軟核為能綜合的HDL描述，硬核為晶片版圖，固核為門級HDL描述。 
    軟核包括邏輯描述（RTL和門級Verilog HDL或VHDL程式碼）、器件內部連線表和不能用臺式儀器和訊號儀、示波器、電流計和電壓表等進行測試的可測性設計。軟核可經使用者修改，以實現所需要的電路系統。它主要用於介面、編碼、譯碼、演算法和通道加密等對速度效能要求範圍較寬的複雜系統。 

硬核的設計與工藝已完成而不能更改。它的產品如儲存器、類比電路和匯流排器件。使用者得到的硬核僅是產品功能而不是產品設計，因此，硬核的設計與製造廠商能對它實行全權控制，它的智慧財產權的保護也較簡單。常用的硬核有儲存器、模擬器件和匯流排器件等。 

固核是一種介於軟核與硬核之間的IP。它既不獨立，也不固定，可根據使用者要求作部分修改。固核允許使用者重新定義關鍵的效能引數，內部連線表有的可以重新優化，其使用流程同軟核。如內部連線表不能優化時，使用流程與硬核相同。 

軟核開發工作量相對低，因此一般開發成本較低，柔性大，如可增加特性或選擇工藝並容易從一個工藝向另一個工藝轉移，且效能可提高，但可預測性差。硬核的開發成本最高，柔性小，但效能一定並具有可預測性。更重要的是上市時間短，易於使用。固核介於硬核與軟核之間，IP使用者將從實用、效能、價格、上市時間等各種因素綜合考慮選擇IP。 

軟核和硬核的設計工作量、設計預測性和效能的差異是由它們不同的設計流程所決定的。