從IP核的提供方式上，通常將其分為軟核、固核和硬核這3類。從完成IP核所花費的成本來講，硬核代價最大； 從使用靈活性來講，軟核的可複用使用性最高。與軟核實現方式相比，硬核可以把功耗降低5~10 倍, 節約將近90% 的邏輯資源。 

    軟核(Soft IP Core) : 軟核在EDA 設計領域指的是綜合之前的暫存器傳輸級(RTL) 模型；具體在FPGA 設計中指的是對電路的硬體語言描述，包括邏輯描述、網表和幫助文件等。軟核只經過功能模擬，需要經過綜合以及佈局佈線才能使用。其優點是靈活性高、可移植性強，允許使用者自配置；缺點是對模組的預測性較低，在後續設計中存在發生錯誤的可能性，有一定的設計風險。軟核是IP 核應用最廣泛的形式。  

    固核(Firm IP Core) :固核在EDA 設計領域指的是帶有平面規劃資訊的網表；具體在FPGA 設計中可以看做帶有佈局規劃的軟核，通常以RTL 程式碼和對應具體工藝網表的混合形式提供。將RTL 描述結合具體標準單元庫進行綜合優化設計，形成門級網表，再通過佈局佈線工具即可使用。和軟核相比，固核的設計靈活性稍差，但在可靠性上有較大提高。 目前，固核也是IP 核的主流形式之一。  

    硬核 (Hard IP Core) :硬核在EDA 設計領域指經過驗證的設計版圖；具體在FPGA 設計中指佈局和工藝固定、經過前端和後端驗證的設計，設計人員不能對其修改。不能修改的原因有兩個：首先是系統設計對各個模組的時序要求很嚴格，不允許打亂已有的物理版圖；其次是保護智慧財產權的要求，不允許設計人員對其有任何改動。IP 硬核的不許修改特點使其複用有一定的困難，因此只能用於某些特定應用，使用範圍較窄。