所謂上。就是指
wd=%E9%AB%98%E7%94%B5%E5%B9%B3&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">高電平；所謂下，是指
wd=%E4%BD%8E%E7%94%B5%E5%B9%B3&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">低電平。上拉，就是通過一個電阻將信號接電源。一般用於時鐘信號數據信號等。下拉。就是通過一個電阻將信號接地，一般用於保護信號。
這是依據電路須要設計的，主要目的是為了防止幹擾，添加電路的穩定性。
假如沒有上拉。時鐘和數據信號easy出錯，畢竟，CPU的功率有限。帶非常多BUS線的時候，提供高
wd=%E7%94%B5%E5%B9%B3%E4%BF%A1%E5%8F%B7&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">電平信號有些吃力。
 
而一旦這些信號被負載或者幹擾拉下到某個電壓下。CPU無法正確地接收信息和發出指令。僅僅能不斷地復位重新啟動。
假如沒有下拉，保護電路極易受到外界幹擾。使CPU誤以為被保護對象出問題而採取保護動作。導致誤保護。
上拉下拉，要依據電路要求來設置。

加裝上拉電阻或下拉電阻就是從電源V+或V-端到集成電路器件輸出端加裝一個電阻。詳細操作非常easy，就是直接在器件的輸出腳到電源V+或V-端焊接一個電阻就可以。
1、

wd=%E4%B8%8A%E6%8B%89%E7%94%B5%E9%98%BB&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">上拉電阻對器件註入電流，常見的加裝目的有兩個：
（1）提高輸出電平。

如TTL輸出驅動COM的

wd=%E7%94%B5%E5%B9%B3&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">電平匹配。這是很必要的。

（2）加大輸出驅動能力，但對於非OC或OD輸出型電路其作用是有限的，假設用於驅動類似LED不加上拉或

wd=%E4%B8%8B%E6%8B%89%E7%94%B5%E9%98%BB&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">下拉電阻也是能夠的，應該從負載

wd=%E9%99%90%E6%B5%81%E7%94%B5%E9%98%BB&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">限流電阻等方面考慮解決，假設負載比較重，應該加裝輸出緩沖或功率驅動電路。
對於OC或OD電路。必須由上拉電阻提供輸出電流通道。否則不能工作，因此。在設計和生產時已經安裝，就不必再加裝了。

2、下拉電阻添加器件輸出電流，主要用來設定低電平或

wd=%E9%98%BB%E6%8A%97%E5%8C%B9%E9%85%8D&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">阻抗匹配。
3、加裝的電阻值大小因加裝目的、負載情況以及器件

wd=%E6%9E%81%E9%99%90%E5%8F%82%E6%95%B0&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">極限參數等條件而異。阻值的大小決定加裝作用的弱強。
詳細

wd=%E5%8E%9F%E7%90%86%E5%9B%BE&hl_tag=textlink&tn=SE_hldp01350_v6v6zkg6">原理圖隨後繪制上傳。

上傳原理圖。順便說明，為了不引起誤會，圖中把上拉電阻和下拉電阻分別畫在輸出和輸入端了。在本級的輸入端安裝能夠看作是前級的輸出端安裝下拉電阻。其實，選擇安裝下拉電阻時基本上都是設在後級的輸入端。一是前級無輸出時下拉以確保後級的輸入電平為低電平。二是與前級阻抗匹配。

上拉電阻和下拉電阻