from：http://www.cnblogs.com/luchen927/archive/2012/02/05/2339002.html

相信很多朋友都有過這樣的經歷，看著開源專案中好幾頁的makefile檔案，不知所云。在日常學習和工作中，也有意無意的去迴避makefile，能改就不寫，能用ide就用ide。其實makefile並沒有想象的那麼難寫，只要你明白了其中的原理，自己實踐幾次。你也可以自己寫makefile，讓別人對你頭來羨慕的目光。

　　下面本人介紹一下自己的學習成果，初學階段，歡迎大家多多指正。

　　簡單的說，makefile定義了一系列的規則來指定，哪些檔案需要先編譯，哪些檔案需要後編譯，哪些檔案需要重新編譯

　　關於程式的編譯和連結

　　一般來說，無論是C還是C++，首先要把原始檔編譯成中間程式碼檔案，在Windows下也就是 .obj 檔案，UNIX下是 .o 檔案，即 Object File，這個動作叫做編譯（compile），一般來說，每個原始檔都應該對應於一箇中間目標檔案（O檔案或是OBJ檔案）。然後再把大量的Object File合成執行檔案，這個動作叫作連結（link）。

　　編譯時，編譯器需要的是語法的正確，函式與變數的宣告的正確。對於後者，通常是你需要告訴編譯器標頭檔案的所在位置（標頭檔案中應該只是宣告，而定義應該放在C/C++檔案中），只要所有的語法正確，編譯器就可以編譯出中間目標檔案。

　　連結時，主要是連結函式和全域性變數，所以，我們可以使用這些中間目標檔案（O檔案或是OBJ檔案）來 連結我們的應用程式。連結器並不管函式所在的原始檔，只管函式的中間目標檔案（Object File），在大多數時候，由於原始檔太多，編譯生成的中間目標檔案太多，而在連結時需要明顯地指出中間目標檔名，這對於編譯很不方便，所以，我們要給 中間目標檔案打個包，在Windows下這種包叫“庫檔案”（Library File)，也就是 .lib 檔案，在UNIX下，是Archive File，也就是 .a 檔案。

　　下面我們開始看看如何自己寫出makefile。

　　Makefile的規則

　　目標 ： 需要的條件 （注意冒號兩邊有空格）

　　　　命令　　（注意前面用tab鍵開頭）

　　解釋一下：

　　1 目標可以是一個或多個，可以是Object File，也可以是執行檔案，甚至可以是一個標籤。

　　2 需要的條件就是生成目標所需要的檔案或目標

　　3 命令就是生成目標所需要執行的指令碼

　　總結一下，就是說一條makefile規則規定了編譯的依賴關係，也就是目標檔案依賴於條件，生成規則用命令來描述。在編譯時，如果需要的條件的檔案比目標更新的話，就會執行生成命令來更新目標。

　　下面舉個簡單的例子說明。如果一個工程有3個頭檔案，和8個C檔案，我們為了完成前面所述的那三個規則，我們的Makefile應該是下面的這個樣子的。

　　edit : main.o kbd.o command.o display.o /
           insert.o search.o files.o utils.o
            cc -o edit main.o kbd.o command.o display.o /
                       insert.o search.o files.o utils.o

    main.o : main.c defs.h
            cc -c main.c
    kbd.o : kbd.c defs.h command.h
            cc -c kbd.c
    command.o : command.c defs.h command.h
            cc -c command.c
    display.o : display.c defs.h buffer.h
            cc -c display.c
    insert.o : insert.c defs.h buffer.h
            cc -c insert.c
    search.o : search.c defs.h buffer.h
            cc -c search.c
    files.o : files.c defs.h buffer.h command.h
            cc -c files.c
    utils.o : utils.c defs.h
            cc -c utils.c
    clean :
            rm edit main.o kbd.o command.o display.o /
               insert.o search.o files.o utils.o

　　將上面的內容寫入到Makefile檔案中，然後執行make就可以進行編譯，執行make clean就可以刪除所有目標檔案。解釋一下，也就是說生成最終的目標檔案edit，依賴於一系列的.o目標檔案，而這些.o檔案又是需要用原始檔來編譯生成的。

　　需要注意的是，clean後面沒有條件，而clean本身也不是檔案，它只不過是一個動作名字，其冒號後什麼也沒有，那麼，make就不會自動去找檔案的依賴性，也就不會自動執行其後所定義的命令。

　　make是如何工作的

　　在預設的方式下，也就是我們只輸入make命令。那麼，

    1、make會在當前目錄下找名字叫“Makefile”或“makefile”的檔案。
    2、如果找到，它會找檔案中的第一個目標檔案（target），在上面的例子中，他會找到“edit”這個檔案，並把這個檔案作為最終的目標檔案。
    3、如果edit檔案不存在，或是edit所依賴的後面的 .o 檔案的檔案修改時間要比edit這個檔案新，那麼，他就會執行後面所定義的命令來生成edit這個檔案。
    4、如果edit所依賴的.o檔案也不存在，那麼make會在當前檔案中找目標為.o檔案的依賴性，如果找到則再根據那一個規則生成.o檔案。（這有點像一個堆疊的過程）
    5、當然，你的C檔案和H檔案是存在的啦，於是make會生成 .o 檔案，然後再用 .o 檔案生命make的終極任務，也就是執行檔案edit了。

　　makefile中使用變數

　　前面的知識已經足以讓你自己完成一個簡單的makefile了，不過makefile的精妙之處遠不止如此，下面來看看如何在makefile中使用變數吧。

　　在上面的例子中，先讓我們看看edit的規則：

      edit : main.o kbd.o command.o display.o /
                  insert.o search.o files.o utils.o
            cc -o edit main.o kbd.o command.o display.o /
                       insert.o search.o files.o utils.o

　　我們可以看到[.o]檔案的字串被重複了兩次，如果我們的工程需要加入一個新的[.o]文 件，那麼我們需要在兩個地方加（應該是三個地方，還有一個地方在clean中）。當然，我們的makefile並不複雜，所以在兩個地方加也不累，但如果 makefile變得複雜，那麼我們就有可能會忘掉一個需要加入的地方，而導致編譯失敗。所以，為了makefile的易維護，在makefile中我們 可以使用變數。makefile的變數也就是一個字串，理解成C語言中的巨集可能會更好。

　　於是，我們使用變數objects

　　objects = main.o kbd.o command.o display.o /
              insert.o search.o files.o utils.o

　　這樣一來，原來的makefile變成如下的樣子：

　　objects = main.o kbd.o command.o display.o /
              insert.o search.o files.o utils.o

    edit : $(objects)
            cc -o edit $(objects)
    main.o : main.c defs.h
            cc -c main.c
    kbd.o : kbd.c defs.h command.h
            cc -c kbd.c
    command.o : command.c defs.h command.h
            cc -c command.c
    display.o : display.c defs.h buffer.h
            cc -c display.c
    insert.o : insert.c defs.h buffer.h
            cc -c insert.c
    search.o : search.c defs.h buffer.h
            cc -c search.c
    files.o : files.c defs.h buffer.h command.h
            cc -c files.c
    utils.o : utils.c defs.h
            cc -c utils.c
    clean :
            rm edit $(objects)

　　這樣看起來方便多了吧，也更加省事了。如果有新的.o檔案怎麼辦？當然是在objects裡面添加了，這樣只需要一處改變，很方便吧。

　　讓make自動推導

　　GNU的make很強大，它可以自動推導檔案以及檔案依賴關係後面的命令，於是我們就沒必要去在每一個[.o]檔案後都寫上類似的命令，因為，我們的make會自動識別，並自己推導命令。

　　只要make看到一個[.o]檔案，它就會自動的把[.c]檔案加在依賴關係中，如果make找到一 個whatever.o，那麼whatever.c，就會是whatever.o的依賴檔案。並且 cc -c whatever.c 也會被推匯出來，於是，我們的makefile再也不用寫得這麼複雜。我們的是新的makefile又出爐了。

　　objects = main.o kbd.o command.o display.o /
              insert.o search.o files.o utils.o

    edit : $(objects)
            cc -o edit $(objects)

    main.o : defs.h
    kbd.o : defs.h command.h
    command.o : defs.h command.h
    display.o : defs.h buffer.h
    insert.o : defs.h buffer.h
    search.o : defs.h buffer.h
    files.o : defs.h buffer.h command.h
    utils.o : defs.h

　　clean :
            rm edit $(objects)

　　當然，如果你覺得那麼多[.o]和[.h]的依賴有點不爽的話，好吧，沒有問題，這個對於make來說很容易，誰叫它提供了自動推導命令和檔案的功能呢？來看看最新風格的makefile吧。

　　objects = main.o kbd.o command.o display.o /
              insert.o search.o files.o utils.o

    edit : $(objects)
            cc -o edit $(objects)

    $(objects) : defs.h
    kbd.o command.o files.o : command.h
    display.o insert.o search.o files.o : buffer.h
    clean :
            rm edit $(objects)

　　不過話說回來，本人並不推薦這種方法。雖然簡單，但是這種方法破壞了檔案本身的依賴關係。如果檔案過多的話，可能你自己都不清楚了。

　　怎麼樣，makefile是不是既簡單又強大？其實makefile遠比這更強大，容我日後再慢慢介紹，今天就先到這裡。

　　如果大家覺得看我的文章不解渴，可以去這裡看看http://blog.csdn.net/haoel/article/details/2887，大牛的文章，我個人是很喜歡的。

　　最後，歡迎大家拍磚啊。