dynamic range SNR = 6.02*N + 1.72 dB

ENOB= (SNR(db)-1.72)/6.02.    

1.PSRR：電源抑制比，對於高質量的DA轉換器，要求開關電路及運算放大器所用的電源電壓變化時，對輸出電壓影響極小。所以此引數在DA裡面相當重要。

以某款DAC引數為例，當輸出250KHz時，假設Rload =50Ω，這裡的sactor factor =20*log(R LOAD ).等於34db

認為DAC PSRR在250KHz是為85dB，則最終為85-34=51dB(Vout/Vin);所以模擬電源去耦的地迴路儘量短。同理數字電源的去耦越靠近IC越好。數字電源與模擬電源做好隔離（beads  單點接地  多點接地等）。類似做出以下處理。

2.信噪比

1 抑制噪聲源

*在符合設計規格的前提下，使用最低頻率的時鐘以及最和緩的上升時間。

*如果時鐘電路在電路板外，則將相關之時序電路(如MCU)靠近聯結器，否

則，就放在母板中間。

* 將震盪器平放於PCB並接地。

* 儘可縮小時序訊號的迴圈區域。

* 將數位I/O驅動器(digital I/O driver)放置於PCB外緣。

* 將進入PCB的訊號予以適當濾波。

* 將離開PCB的噪聲訊號予以適當濾波。

* 使用碟狀陶瓷電容(disk ceramic capacitor)或是多層陶瓷電容(multilayer

ceramic capacitor) 做為數位邏輯IC的削尖電容。

* 儘量將數位IC之despiking capacitor靠近IC旁邊。

* 使用排線包裝的OP放大器，將"+"端接地，以"-"端作為輸入訊號端。

* 提供適當的突波阻尼(surge absorber)給繼電器線圈。

* 使用45度角(圓弧更佳)的繞線以取代90度角來減少高頻輻射。

* 如果需要，在產生高頻噪聲的電源線用feed-through capacitor連線外部。

* 如果需要，在產生高頻噪聲的電源線串接陶鐵磁珠(ferrite bead)以濾除高頻

噪聲。

* 將shield cable兩端均接地(但並非作為地線)，以降低電磁輻射。

2 減少噪聲耦合

* 如果經濟許可，使用多層電路板來分開PCB上不同性質的電路。4層板

PCB，通常外面的兩層為訊號，中間兩層為電源層(power layer)與地線層

(ground layer)。如電路板為數位類比混合電路，應將數位與類比的跑線分

別佈線，最後再將地線予以單點連線。

* 對單層及雙層線路板使用單點電源和接地的佈局。如採用雙層線路板製作以

微處理器為基礎的控制板(數位類比混合電路)，則應特別注意數位與類比電

路『電源線』與『地線』的佈局。

* 選用晶片組以縮短時序的傳輸線。

* 將digital I/O晶片組安置於PCB邊緣並靠近聯結器。

* 高速邏輯閘僅限用於特定功能之電路。

* 對電源和接地使用寬繞線。

* 保持時序繞線、匯流排和晶片致能與I/O腳位和聯結器分隔開。

* 儘量將數位訊號線路(尤其是時鐘訊號)遠離類比輸入和電壓參考腳位。

* 當與混合訊號轉換器並用時，勿將數位和類比線路相交，訊號的繞線要彼此

遠離。

* 分隔噪聲與低階類比訊號腳位。

* 將時序訊號與I/O訊號垂直繞線。

* 將時序電路遠離I/O訊號線。

二、PCB製版電容選擇

印製板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電，必須採

用RC吸收電路來吸收放電電流。一般R取1~2kΩ，C取2.2~4.7μF

一般的10PF左右的電容用來濾除高頻的干擾訊號,0.1UF左右的用來濾除低頻的紋波干擾,還

可以起到穩壓的作用

濾波電容具體選擇什麼容值要取決於你PCB上主要的工作頻率和可能對系統造成影響的諧波

頻率，可以查一下相關廠商的電容資料或者參考廠商提供的資料庫軟體，根據具體的需要

選擇。至於個數就不一定了，看你的具體需要了，多加一兩個也挺好的，暫時沒用的可以

先不貼，根據實際的除錯情況再選擇容值。如果你PCB上主要工作頻率比較低的話，加兩個

電容就可以了，一個慮除紋波，一個慮除高頻訊號。如果會出現比較大的瞬時電流，建議

再加一個比較大的鉭電容。

其實濾波應該也包含兩個方面，也就是各位所說的大容值和小容值的，就是去耦和旁路。

原理我就不說了，實用點的，一般數位電路去耦0.1uF即可，用於10M以下；20M以上用1到

10個uF，去除高頻噪聲好些，大概按C=1/f  。旁路一般就比較的小了，一般根據諧振頻率

一般為0.1或0.01uF

說到電容，各種各樣的叫法就會讓人頭暈目眩，旁路電容，去耦電容，濾波電容等等，其

實無論如何稱呼，它的原理都是一樣的，即利用對交流訊號呈現低阻抗的特性，這一點可

以通過電容的等效阻抗公式看出來：Xcap=1/2лfC，工作頻率越高，電容值越大則電容的

阻抗越小.。在電路中，如果電容起的主要作用是給交流訊號提供低阻抗的通路，就稱為旁

路電容；如果主要是為了增加電源和地的交流耦合，減少交流訊號對電源的影響，就可以

稱為去耦電容；如果用於濾波電路中，那麼又可以稱為濾波電容；除此以外，對於直流電

壓，電容器還可作為電路儲能，利用衝放電起到電池的作用。而實際情況中，往往電容的

作用是多方面的，我們大可不必花太多的心思考慮如何定義。本文裡，我們統一把這些應

用於高速PCB設計中的電容都稱為旁路電容.

電容的本質是通交流，隔直流，理論上說電源濾波用電容越大越好。

但由於引線和PCB佈線原因，實際上電容是電感和電容的並聯電路，

（還有電容本身的電阻，有時也不可忽略）

這就引入了諧振頻率的概念：ω=1/(LC)1/2

在諧振頻率以下電容呈容性，諧振頻率以上電容呈感性。

因而一般大電容濾低頻波，小電容濾高頻波。

這也能解釋為什麼同樣容值的STM封裝的電容濾波頻率比DIP封裝更高。

至於到底用多大的電容，這是一個參考

            電容諧振頻率

電容值       DIP (MHz)      STM (MHz)

1.0μF                2.5                     5

0.1μF                 8                     16

0.01μF              25                     50

1000pF             80                    160

100 pF              250                   500

10 pF                800                1.6(GHz)

不過僅僅是參考而已，用老工程師的話說——主要靠經驗。

更可靠的做法是將一大一小兩個電容並聯，

一般要求相差兩個數量級以上，以獲得更大的濾波頻段。

一般來講，大電容濾除低頻波，小電容濾除高頻波。電容值和你要濾除頻率的平方成反比

。

具體電容的選擇可以用公式C=4Pi*Pi  /(R * f * f )

電源濾波電容如何選取，掌握其精髓與方法，其實也不難。

1）理論上理想的電容其阻抗隨頻率的增加而減少(1/jwc),但由於電容兩端引腳的電感效應

,這時電容應該看成是一個LC串連諧振電路,自諧振頻率即器件的FSR引數,這表示頻率大於

FSR值時,電容變成了一個電感,如果電容對地濾波,當頻率超出FSR後,對干擾的抑制就大打

折扣,所以需要一個較小的電容並聯對地,可以想想為什麼?

原因在於小電容,SFR值大,對高頻訊號提供了一個對地通路,所以在電源濾波電路中我們常

常這樣理解:大電容慮低頻,小電容慮高頻,根本的原因在於SFR(自諧振頻率)值不同,當然也

可以想想為什麼?如果從這個角度想,也就可以理解為什麼電源濾波中電容對地腳為什麼要

儘可能靠近地了.

2)那麼在實際的設計中,我們常常會有疑問,我怎麼知道電容的SFR是多少?就算我知道SFR值

,我如何選取不同SFR值的電容值呢?是選取一個電容還是兩個電容?

電容的SFR值和電容值有關,和電容的引腳電感有關,所以相同容值的0402,0603,或直插式電

容的SFR值也不會相同,當然獲取SFR值的途徑有兩個,1)器件Data sheet,如22pf0402電容的

SFR值在2G左右, 2)通過網路分析儀直接量測其自諧振頻率,想想如何量測?S21?

知道了電容的SFR值後,用軟體模擬,如RFsim99,選一個或兩個電路在於你所供電電路的工作

頻帶是否有足夠的噪聲抑制比.模擬完後,那就是實際電路試驗,如除錯手機接收靈敏度時,

LNA的電源濾波是關鍵,好的電源濾波往往可以改善幾個dB.