8421BCD轉餘3碼Verilog HDL的設計(1)

阿新 • • 發佈：2020-03-07

　　近期閱讀Verilog HDL高階數字設計(第二版)中，遇到了序列位元流BCD碼轉餘3碼轉換器的設計，比較獨特的是：

　　(1)該轉換器的輸入為1位序列位元流，輸出也為1位序列位元流。

　　BCD碼與餘三碼的轉換關係如下：

　　　　　　　　　　　　　　　　　　8421BCD碼=餘3碼+0011

表1 8421BCD碼-餘3碼轉換關係(4位無符號數)
10進位制	8421BCD碼	餘3碼	10進位制	8421BCD碼	餘3碼
0	0000	0011	8	1000	1011
1	0001	0100	9	1001	1100
2	0010	0101	10	1010	1101
3	0011	0110	11	1011	1110
4	0100	0111	12	1100	1111
5	0101	1000	13	1101	10000
6	0110	1001	14	1110	10001
7	0111	1010	15	1111	10010

由表1可知，當8421BCD碼為13、14、15時候，餘三碼已經超出了4位二進位制能表示的範圍(無符號數0~15)，因此本次中暫不考慮。

轉換器的輸入為1位序列位元流，輸出為1位相應餘三碼的序列位元流，設計思路如下：

　　　　　　　　　　　　　　　　　　　　　　　　圖1 狀態轉換示意圖

　　設BCD碼輸入位元流Bin在t0,t1,t2,t3的輸入分別為t0t1t2t3，設餘三碼輸出位元流Bout在t0,t1,t2,t3時刻的輸出分別為T0T1T2T3

假設轉換器的初始狀態為狀態A：

　　(1)在狀態A下，t0時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入B狀態；當bin輸入1時，進入C狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

A狀態(t0時刻，Bin=0),Bout=1			A狀態(t0時刻，Bin=1)，Bout=0
t3t2t1t0	T3T2T1T0	下一個狀態：B	t3t2t1t0	T3T2T1T0	下一個狀態：C
0000	0011		0001	0010
0010	0101		0011	0110
0100	0111		0101	1000
0110	1001		0111	1010
1000	1011		1001	1100
1010	1101		1011	1110
1100	1111		1101	(1)0000

　　(2)在B狀態，t1時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入D狀態；當bin輸入1時，進入E狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

B狀態(t1時刻，Bin=0),Bout=1			B狀態(t1時刻，Bin=1)，Bout=0
t3t2t1t0	T3T2T1T0	下一個狀態：D	t3t2t1t0	T3T2T1T0	下一個狀態：E
0000	0011		0010	0101
0100	0111		0110	1001
1000	1011		1010	1101
1100	1111		1110	(1)0001

　　(3)在D狀態，t2時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入H狀態；當bin輸入1時，進入I狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

D狀態(t2時刻，Bin=0),Bout=0			E狀態(t2時刻，Bin=1)，Bout=1
t3t2t1t0	T3T2T1T0	下一個狀態：H	t3t2t1t0	T3T2T1T0	下一個狀態：I
0000	0011		0100	0111
1000	1011		1100	1111

　　(4)在H狀態，t3時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入A狀態；當bin輸入1時，進入A狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

H狀態(t3時刻，Bin=0),Bout=0			H狀態(t3時刻，Bin=1)，Bout=1
t3t2t1t0	T3T2T1T0	下一個狀態：A	t3t2t1t0	T3T2T1T0	下一個狀態：A
0000	0011		1000	1011

　 (5)在I狀態，t3時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入A狀態；當bin輸入1時，進入A狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

I狀態(t3時刻，Bin=0),Bout=0			I狀態(t3時刻，Bin=1)，Bout=1
t3t2t1t0	T3T2T1T0	下一個狀態：A	t3t2t1t0	T3T2T1T0	下一個狀態：A
0100	0111		1100	1111

　　(6)在E狀態，t2時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入J狀態；當bin輸入1時，進入K狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

E狀態(t2時刻，Bin=0),Bout=1			E狀態(t2時刻，Bin=1)，Bout=0
t3t2t1t0	T3T2T1T0	下一個狀態:J	t3t2t1t0	T3T2T1T0	下一個狀態:K
0010	0101		0110	1001
1010	1101		1110	(1)0001

　　(7)在J狀態，t3時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入A狀態；當bin輸入1時，進入A狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

J狀態(t3時刻，Bin=0),Bout=0			J狀態(t3時刻，Bin=1)，Bout=1
t3t2t1t0	T3T2T1T0	下一個狀態:A	t3t2t1t0	T3T2T1T0	下一個狀態:A
0010	0101		1010	1101

　　(8)在K狀態，t3時刻Bin輸入的值可能為0或者1：當bin輸入0時，進入A狀態；當bin輸入1時，進入A狀態

位元流Bin二進位制為t3t2t1t0的可能性如下：

K狀態(t3時刻，Bin=0),Bout=1			K狀態(t3時刻，Bin=1)，Bout=0
t3t2t1t0	T3T2T1T0	下一個狀態：A	t3t2t1t0	T3T2T1T0	下一個狀態:A
0110	1001		1110	(1)0001

未完待續。

8421BCD轉餘3碼Verilog HDL的設計(1)

　　近期閱讀Verilog HDL高階數字設計(第二版)中，遇到了序列位元流BCD碼轉餘3碼轉換器的設計，比較獨特的是：　　(1)該轉換器的輸入為1位序列位元流，輸出也為1位序列位元流。　　BCD碼與餘三碼的轉換關係如下：　　　　　　　　　　　　　　　　　　8421BCD碼=餘3碼+0011 表1

自己動手寫處理器之第二階段（3）——Verilog HDL行為語句

將陸續上傳本人寫的新書《自己動手寫處理器》（尚未出版），今天是第七篇，我儘量每週四篇 2.6 Verilog HDL行為語句 2.6.1 過程語句 Verilog定義的模組一般包括有過程語句，過程語句有兩種：initial、always。其中initial常用於

簡易數字頻率計（verilog HDL設計）

簡易數字頻率計原理：數字頻率計的原理十分簡單，簡單的就是一句話和一幅圖而已。一句話：測量被測訊號的頻率，要清楚頻率的定義，一言以蔽之，就是1s中訊號的週期數，這不就是週期的倒數嗎？根據頻率的定義，我們測量被測訊號1s中變化的次數即可，即1s中的週期數。首先我們設定一個基準時鐘

基於Verilog HDL的二進制轉BCD碼實現

mage cti 微信數碼 copy 網上識別 down targe 在項目設計中，經常需要顯示一些數值，比如溫濕度，時間等等。在數字電路中數據都是用二進制的形式存儲，要想顯示就需要進行轉換，對於一個兩位的數值，對10取除可以得到其十位的數值，對10取余可

【轉】Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四)

方式就是 html 必須計算標識 ble 打包 wire Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四) Verilog HDL的基本功能之一是描述可綜合的硬件邏輯電路。所謂綜合(Synthesi

【轉】Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四) Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四)

Verilog HDL常用建模方式——《Verilog與數字ASIC設計基礎》讀書筆記(四) Verilog HDL的基本功能之一是描述可綜合的硬體邏輯電路。所謂綜合(Synthesis)是指將Verilog HDL程式、原理圖等設計輸入翻譯成由與門(and)、或門(or)、非門(not)等基本邏輯單元組成

Verilog HDL程序設計——基本要素

blog 邏輯轉義字符移位關鍵字加法取余邏輯或 html 　　Verilog基本上熟悉了，繼續整理一下Verilog的學習筆記吧。前面記載了Verilog的結構，寫Verilog的結構有了，但是該怎麽寫呢？在寫之前就得了解一下Verilog的一些基本要素了，也就

淺談Verilog HDL代碼編寫風格

vim編輯 always tar 模塊化 amp 分享檢查 html 需要消失了好久，沒有寫文章，也沒有做筆記，因為最近再趕一個比賽，時間很緊，昨天周六終於結束了，所以趁著周末這會兒有時間，寫點東西，記錄下來。首先我學習FPGA才一年多，我知道自己沒有

必做作業3：原型化設計：地鐵掃碼app

今天擁有方便城市其中分享手機app 產品分享圖片一、設計背景伴隨著地鐵規模的快速擴張，使用手機掃碼進出站成為了一種新型的地鐵出行方式。在今天的北京和上海，地鐵掃碼已經極為普遍，廣州和深圳也正在快速普及這種新方式。相信在不久的將來，其他擁

verilog HDL -模塊代碼基本結構

htm 清晰判斷藍色層次一個空格命名 p s 因此 1--verilog HDL 語言的預編譯指令作用：指示在編譯verliog HDL源代碼前，需要執行哪些操作。 2--模塊內容是嵌在module 和endmodule兩個語句之間。每個模塊實現特定的功能，模塊可

《轉》面向對象類設計原則

href 編程相等 tro 設計時對象函數參數種子代碼面向對象類的設計原則 1 SRP（單一職責原則）這個原則看起來很簡單，就是說一個類只能承擔一個職責。但這裏有一個關鍵：“職責”是如何理解的？按照漢語的理解，職責其實分為兩

Verilog HDL的程序結構及其描述

語句如果太差 color 截斷地理總線 reg 應用　　這篇博文是寫給要入門Verilog HDL及其初學者的，也算是我對Verilog HDL學習的一個總結，主要是Verilog HDL的程序結構及其描述，如果有錯，歡迎評論指出。一、Verilog HDL

(轉)PHP代碼細節處理

isset 加速 path sql global 是我表達 unset 額外用單引號代替雙引號來包含字符串，這樣做會更快一些。因為PHP會在雙引號包圍的字符串中搜尋變量，單引號則不會，註意：只有echo能這麽做，它是一種可以把多個字符串當作參數的”函數”(譯註：PHP手

(轉)ubuntu源碼編譯安裝php常見錯誤解決辦法

ttf tar.gz mcr ibm 地址 sin make zip .org 原文地址 http://blog.csdn.net/white__cat/article/details/28907535 ‘./configure’ ‘–prefix=/usr/lo

201671010116. 2016-2017-3《Java程序設計》淺談Java

虛擬專業 ble ise 解釋執行 long [] 程序編譯 orm 1.Java的工作方式：java把程序編譯為字節碼，字節碼可以在提供了Java虛擬機的任何系統上被解釋執行。源文件：文件名.java→字節碼文件：文件名.class→java虛擬機支持程序運行 2.

201671010116. 2016-2017-3《Java程序設計》進一步認識Java

主動數據作用指定一次才有 class 選擇聲明通過三周的學習，我發現Java語言是一種富有魅力的語言。在本周實驗課上對Java程序的不斷調試讓我對Java有了新的了解。一個完整的程序代碼就好比一棟美觀的大廈，每一行代碼就是一層樓，每一個代碼都扮演

201671010145 2016-2017-3《Java程序設計》Java中類與對象的區別

import -c indent cin ria wid let isp ans 1.什麽是類呢? 書面語句:類是一種事物,或者一類相同物體的抽象.類是對一個或者幾個相似對象的描述,它把不同對象具有的共性抽象出來.也可以說類是同一類對象的原型. 例如：人就是一個類,因為它是

Discuz!開發之HTML轉Discuz代碼(bbcode)函數html2bbcode()

dhtml log light submit indent round bbc trre require 定義文件：\source\function\function_editor.php函數定義： function html2bbcode($text) { $t

數字轉中文源碼

整型 max mon span parseint urn 中文字符串 function 1 <script> 2 var strr = changeNumMoneyToChinese(8542); 3 alert(st

3個表單設計的最佳技巧

以下內容由Mockplus團隊翻譯整理，僅供學習交流，Mockplus是更快更簡單的原型設計工具本文簡述了設計師、商人甚至每個人對表單設計的一點想法。表單是我們日常生活的一部分，但說實話，填寫表單的體驗並不友好。無論是確認購買飛機票還是提交訂

8421BCD轉餘3碼Verilog HDL的設計(1)

相關推薦