cadence Virtuoso ADE原理圖AnalogLib庫中的switch使用
阿新 • • 發佈：2021-03-26
### Symbol: switch
A,B:等效於一個電阻;
C,D:等效於控制開關(CD間的控制電壓控制AB的斷開或閉合);
open switch resistance:開關斷開狀態下的等效電阻(AB之間);
close switch resistance:開關閉合狀態下的等效電阻(AB之間);
open voltage:斷開開關所需的電壓值(CD間電壓低於該值，則AB間處於斷開狀態);
closed voltage:閉合開關所需的電壓值(CD間電壓高於該值，則AB間處於閉合狀態);
* 有W標記的是正端，正負端不要接錯
* open voltage 和 closed voltage設定的值不能相同
（Relay on and off thresholds ('vt2' and 'vt1') must not be the same value
* 一般設定open voltage 小於 closed voltage的值
**使用spectre對switch的進行模擬，下圖為設定的模擬原理圖。**
open voltage: 0.5V
closed voltage: 0.6V
open switch resistance: 1T Ohms
close switch resistance: 1 Ohms
VDD:1.2 V
VSS: 0 V
C,D間的控制電壓:Vctrl
模擬波形如下圖，當V~ctrl~大於0.6V，開關switch導通，即A點與VSS相連，所以V~A~=0。
當V~ctrl~小於0.5V，開關switch斷開，即A點浮空，所以V~A~=VDD。
---
---
如果設定switch的引數為open voltage 大於 closed voltage（open voltage: 0.6V ; closed voltage: 0.5V），即V~ctrl~大於0.5V，開關switch導通（閉合）；V~ctrl~小於0.6V，開關switch斷開。再次對電路進行模擬，模擬波形圖如下圖。
因為V~ctrl~大於0.5V，開關switch導通（閉合）；V~ctrl~小於0.6V，開關switch斷開。如果$0.5\lt V_{ctrl}\lt 0.6$，開關是斷開還是閉合？這樣設定引數，會產生矛盾，導致上圖波形輸出有誤，具體什麼原因可以一起探討交流。
歡迎評論交流，一起