中科院開源 RISC-V 處理器“香山”流片，已成功執行 Linux
相關推薦
中科院開源 RISC-V 處理器“香山”流片，已成功執行 Linux
感謝網友 chipo 的線索投遞！
中科院開源 RISC-V 處理器“香山”有了新歸屬：北京開芯院正式運營，第一批專案啟動
4 月 10 日訊息，中科院計算技術研究所副所長、RISC-V 國際基金會理事會成員包雲崗昨日晚間在微博宣佈，開源高效能 RISC-V 處理器核心“香山”有了新的歸屬 —— 北京開源晶片研究院（開芯院）。包雲崗表示，開芯院
中科院釋出開源 RISC-V 處理器“香山”：首版計劃 7 月流片
6 月 23 日訊息首屆 RISC-V 中國峰會於本週在上海科技大學舉辦，在本屆大會上，中科院大學教授、中科院計算所研究員包雲崗，釋出了開源高效能 RISC-V 處理器核心 —— 香山。他表示，目前 CPU 領域還沒有一個像 Lin
SiFive 釋出最強 RISC-V 處理器：幹翻 Arm A75，和蘋果 A14 比差點意思
6 月 25 日訊息，據國外媒體 Ars Technica 報道，6 月 23 日，美國半導體初創企業 SiFive 推出了新款雙核 RISC-V 處理器系列：P270 和 P550。
迄今為止最快的64位RISC-V處理器
迄今為止最快的64位RISC-V處理器—SiFive Performance P550 - (zhihu.com) 不是我吹:-), 我昨天真的想到了為啥都是雙發射、四發射，不能有三發射、五發射？可以先虛擬機器(比如改QEMU)統計下幾發射最實惠。比如100發
印度推出 RISC-V 處理器發展規劃，2023 年實現突破
據外媒報道，印度電子與資訊科技部部長 Rajeev Chandrasekhar 日前對外公佈了“數字印度 RISC-V 處理器”（DIR-V）發展規劃，目標是基於開源 RISC-V 架構自主研發微處理器，並在 2023 年 12 月前實現流片。Chandrase
訊息稱華為海思下一代 5G 基帶已流片，集成於新一代麒麟 Soc
2 月 26 日訊息來自嗶哩嗶哩的一位華為工作人員 @秋葉梓洛（人送外號狐狸姐）透露，新一代海思 5G 基帶試流片已完成，新基帶並非獨立而是集成於新一代麒麟 Soc 晶片之中。
海信首款 8K 畫質晶片已完成流片，預計年底量產
8 月 2 日訊息據集微網，海信視像科技副總裁、海信鐳射顯示股份有限公司總經理王偉透露，2021 年海信首款高階 8K 畫質晶片已經完成 FTO 流片，預計年底量產。
壁仞科技：首款高階通用 GPU 國產晶片 BR100 交付流片，採用 7nm 工藝
10 月 9 日訊息通用智慧晶片初創企業壁仞科技今天宣佈，首款通用 GPU——BR100，於近日正式交付開始流片，預計將於明年面向市場釋出，這意味著國內通用高階晶片研發取得突破。壁仞科技稱，首款通用 GPU——BR100 效
華存國內首顆 PCIe5.0 主控晶片成功流片，預計 2022 年下半年量產
感謝網友 情繫半生nh 的線索投遞！
海盜船預熱 Vengeance DDR5 記憶體條：覆蓋散熱片，已有工程樣品
10 月 6 日訊息隨著英特爾第 12 代處理器的釋出時間臨近，多家記憶體廠商對 DDR5 記憶體條進行預熱，並表示產品已經量產，即將釋出。10 月 5 日，海盜船官方展示了一張實拍圖，其中包含四條全新的 Vengeance 系列 D
阿里巴巴平頭哥宣佈開源玄鐵 RISC-V 系列處理器
10 月 19 日訊息，在今日舉行的 2021 雲棲大會現場，阿里雲智慧總裁張建鋒宣佈，平頭哥開源玄鐵 RISC-V 系列處理器，並開放系列工具及系統軟體。這是系列處理器與基礎軟體的全球首次全棧開源，將推動 RISC-V 架構走
RISC-V MCU應用之單片赤菟V307實現八串列埠伺服器
簡介 串列埠伺服器，提供串列埠轉網路的功能，將串列埠轉換成TCP/IP協議網路介面，實現串列埠和網路介面的資料雙向透明傳輸，擴充套件串列埠裝置的通訊距離。赤菟V307是搭載沁恆自研RISC-V核心青稞V4F的高效能互聯型
Brooklin: LinkedIn開源的近實時資料流大規模可擴充套件可靠分散式系統
近日LinkedIn又開源了一個新工具Brooklin，一個近實時分散式可擴充套件的流資料服務。Brooklin從2016年開始在LinkedIn線上執行，每天處理數千條資料流和2萬億條訊息。
RISC-V發展現狀
欲觀原文，請君移步 面對xilinx和ARM聯合打造的生態鏈，FPGA底層RTL邏輯開發人員變得可有可無，有的公司軟體工程師都可以直接上手，這讓傳統的FPGA人員面臨著一個尷尬的境地，而RISC-V的到來恰好是FPGA工程師的另外一
華為發起的 openEuler 20.09 創新版新特性一覽：效能提升 20%，支援 RISC-V 新指令集架構、BiSheng JDK...
10月5日訊息openEuler 社群近期表示，繼今年 3 月釋出 20.03 LTS 版本後，openEuler 社群在 9 月 30 日再次釋出 openEuler 20.09 創新版。本次版本釋出是 openEuler 社群中的多個公司、團隊、獨立開發者協同開發的成
用VHDL從零開始寫RISC-V指令集核——一個簡單的開始
0 寫在前面的話 這個是在參考國外一個大神Domipheus搭建16位RISC-V作業系統核的過程的情況下（http://labs.domipheus.com/blog/tpu-series-quick-links/），進行的個人筆記的整理。用來記錄自己從一個VHDL小白，逐漸
RISC-V流水線CPU模擬器（c語言實現）
2020 年秋季學期計算機體系結構 Project 04——RISC-V流水線處理器 2020年11月27日
在 QEMU 上執行 RISC-V 32 位版本的 Linux
技術標籤：RISC-VLinux 前言 最近中科院軟體所PLCT實驗室要開始基於 OpenJDK11 進行 RISC-V 32G 的移植工作，需要搭建好 RISC-V 32 位的 Linux 環境，本文就是介紹 RISC-V 32 位 Yocto版本的 Linux 環境的搭建過
直戳 ARM 長處：首個 RISC-V 版安卓 10 系統順暢執行
1 月 23 日訊息 平頭哥晶片開放社群本週四公佈的一段視訊顯示，安卓 10 系統（Android 10）順暢執行在平頭哥玄鐵 910 RISC-V 處理器上。