RISC-V發展現狀
面對xilinx和ARM聯合打造的生態鏈，FPGA底層RTL邏輯開發人員變得可有可無，有的公司軟體工程師都可以直接上手，這讓傳統的FPGA人員面臨著一個尷尬的境地，而RISC-V的到來恰好是FPGA工程師的另外一個”春天“。
相關推薦
RISC-V發展現狀
欲觀原文，請君移步 面對xilinx和ARM聯合打造的生態鏈，FPGA底層RTL邏輯開發人員變得可有可無，有的公司軟體工程師都可以直接上手，這讓傳統的FPGA人員面臨著一個尷尬的境地，而RISC-V的到來恰好是FPGA工程師的另外一
倪光南：應適當聚焦 RISC-V 架構，進而掌握晶片產業發展主動權
12 月 20 日，第十六屆・中國芯積體電路產業促進大會暨“中國芯”優秀產品徵集活動釋出儀式在珠海市召開，中國工程院院士倪光南在致辭環節指出，我國可適當聚焦 RISC-V 架構發展晶片產業，從而抓住快速發展中國晶片產
印度推出 RISC-V 處理器發展規劃，2023 年實現突破
據外媒報道，印度電子與資訊科技部部長 Rajeev Chandrasekhar 日前對外公佈了“數字印度 RISC-V 處理器”（DIR-V）發展規劃，目標是基於開源 RISC-V 架構自主研發微處理器，並在 2023 年 12 月前實現流片。Chandrase
華為發起的 openEuler 20.09 創新版新特性一覽：效能提升 20%，支援 RISC-V 新指令集架構、BiSheng JDK...
10月5日訊息openEuler 社群近期表示，繼今年 3 月釋出 20.03 LTS 版本後，openEuler 社群在 9 月 30 日再次釋出 openEuler 20.09 創新版。本次版本釋出是 openEuler 社群中的多個公司、團隊、獨立開發者協同開發的成
2020年Java語言發展現狀
今年 Java 迎來了 25 歲生日，Java 15 也剛剛釋出，作者通過深入分析研究不同來源的資料，向我們展示了 Java 的現狀。 今年，Java 到達了一個不可思議的里程碑，達到了 25 歲的高齡。我們通過舉辦一個特別的
國內低程式碼開發平臺發展現狀
低程式碼開發平臺在國內經過近二十年發展已經非常成熟，通過對國內近90多家低程式碼開發平臺廠商進行調研或觀測，我發現目前主要這麼幾大勢力在佈局：1、傳統的管理軟體開發平臺廠商：天翎、天縱、起步等都
用VHDL從零開始寫RISC-V指令集核——一個簡單的開始
0 寫在前面的話 這個是在參考國外一個大神Domipheus搭建16位RISC-V作業系統核的過程的情況下（http://labs.domipheus.com/blog/tpu-series-quick-links/），進行的個人筆記的整理。用來記錄自己從一個VHDL小白，逐漸
RISC-V流水線CPU模擬器（c語言實現）
2020 年秋季學期計算機體系結構 Project 04——RISC-V流水線處理器 2020年11月27日
在 QEMU 上執行 RISC-V 32 位版本的 Linux
技術標籤：RISC-VLinux 前言 最近中科院軟體所PLCT實驗室要開始基於 OpenJDK11 進行 RISC-V 32G 的移植工作，需要搭建好 RISC-V 32 位的 Linux 環境，本文就是介紹 RISC-V 32 位 Yocto版本的 Linux 環境的搭建過
直戳 ARM 長處：首個 RISC-V 版安卓 10 系統順暢執行
1 月 23 日訊息 平頭哥晶片開放社群本週四公佈的一段視訊顯示，安卓 10 系統（Android 10）順暢執行在平頭哥玄鐵 910 RISC-V 處理器上。
程式設計從娃娃抓起：國外公司 SiFive 推出 RISC-V 兒童程式設計套件
1月25日訊息專注於 RISC-V 軟硬體開發的公司 SiFive 近日推出了一款 HiFive Inventor 兒童程式設計學習套件。這款裝置以神祕博士為主題，聯合兒童程式設計平臺 Tynker 以及 BBC Learning 開發，包含搭載 RISC-V 晶片
高通前 CEO 再創業：用 RISC-V 把 5G 平臺功耗降低 10 倍
高通前執行長保羅·雅各布斯（Paul Jacobs）和前首席技術官馬特·格羅布（Matt Grob）今天宣佈加入一家5G初創公司EdgeQ的諮詢委員會，此後將同EdgeQ共同合作，在今年推出業界首個基於RISC-V架構、完全開放且可程式設
國產晶片四大件：全球首款 RISC-V DSP 即將量產
2010 年誕生的最“年輕”指令集 RISC-V 已經吸引了眾多巨頭支持者，比如國外的谷歌、高通、西部資料，國內的阿里、華為、紫光展銳。近幾年，開源的 RISC-V 指令集晶片在 IoT 市場已經取得了不錯的成績，給這一市場佔
頂級晶片設計師 Jim Keller 選擇了 RISC-V CPU
去年 6 月，頂級晶片設計師 Jim Keller 因為個人原因從英特爾離職，這位被稱為晶片設計師中的搖滾明星的去向受到關注，本網此前的文章詳細介紹了這位頂級晶片設計師的經歷。今年 1 月，外媒報道稱 Jim Keller 加入初
阿里雲：全面相容 X86、ARM、RISC-V 等多種晶片架構
5 月 28 日訊息在今天舉行的 2021 雲峰會上，阿里雲宣佈：飛天作業系統正在全面相容 X86、ARM、RISC-V 等多種晶片架構，實現“一雲多芯”。
RISC-V 晶片廠商賽昉科技加入華為 openEuler 社群
6 月 1 日訊息近日，領先的 RISC-V 處理器、平臺及解決方案提供商賽昉科技有限公司（StarFive，以下簡稱“賽昉科技”）簽署 CLA（Contributor License Agreement 貢獻者許可協議），正式加入 openEuler 社群。
曝英特爾擬 20 億美元收購 SiFive：後者為基於 RISC-V 指令集架構的晶片設計初創公司
大指令集架構頭部玩家，可能要強強聯手了？ 芯東西 6 月 11 日報道，據知情人士透露，基於 RISC-V 指令集架構的晶片設計初創公司 SiFive 已收到投資者英特爾的收購意向。
20 億美元收購邀約，英特爾為什麼會對 RISC-V 明星公司 SiFive 感興趣
昨日，彭博社報道 SiFive 收到了英特爾 20 億美元收購的邀約。對於這一訊息，英特爾和 SiFive 都拒絕置評。討論收購能否最終達成為時尚早，但通過 SiFive 現任 CEO James Prior 對 RISC-V 進入 AI、資料中心市場的看
49 元，中科藍訊 AB32VG1 RISC-V 開發板釋出，原生搭載 RT-Thread 物聯網作業系統
6 月 19 日訊息近日，國內自主物聯網作業系統（RT-Thread）廠商睿賽德科技聯合 RISC-V 物聯網晶片公司中科藍訊正式釋出基於 AB32VG1 RISC-V 評估板，AB32VG1 評估板原生搭載 RT-Thread 物聯網作業系統，基於 RT-Thr
中科院釋出開源 RISC-V 處理器“香山”：首版計劃 7 月流片
6 月 23 日訊息首屆 RISC-V 中國峰會於本週在上海科技大學舉辦，在本屆大會上，中科院大學教授、中科院計算所研究員包雲崗，釋出了開源高效能 RISC-V 處理器核心 —— 香山。他表示，目前 CPU 領域還沒有一個像 Lin