FPGA基本結構之FF
僅初學觸發器，而且僅上了一節課。所以以下內容不一定正確，請多指錯。
R-S觸發器（Set/Reset trigger）
1. 基本R-S觸發器（與非）
三郎：計算機數學小書2-D觸發器的進化之路470 贊同 · 40 評論文章這個講的很好。
特徵方程
特徵方程的直觀理解：輸入向量（S，R），輸出向量（Q， ）在CP=1時
即只在輸入為(0,0)時不變，其餘時候輸入什麼輸出什麼。
直觀理解為一個資訊通道的開關，只在(0,0)時關閉。
即：二維向量 二維向量 , K是開關，在(0,0)時關閉。
對於從CP來的兩條輸入線和S，R兩條線地位相同，由對稱性，所以CP=（0,0）(即CP=0)時也使輸出不變。
但是R-S觸發器還存在
2.主從R-S觸發器（與非）
先擺一張最教科書式的圖。
接下來按之前的理解我們可以把一個R-S觸發器理解成一個開關k，那麼主從R-S觸發器就是兩個不同時開或同時關的開關。用箭頭代表資訊的管道。
則主從R-S觸發器就是這樣：輸入二維向量 輸出二維向量。其中 由於CP控制不會同時開或關。
是不是比起圖片簡明多了。
D觸發器
在R-S觸發器中有輸入為（1，1）的非法態。之所以非法是因為仔細分析可以發現從輸入（0，0）轉到（1，1）時會出現輸出迴圈震盪的現象。D觸發器就是為了解決這個問題而誕生。
jk觸發器是什麼原理？謝謝。 ?231 贊同 · 30 評論回答很自然想到加個非門這樣就一定不會出現輸入為（1，1）的情況了，這個很容易理解。如下圖。
不過為了生產，使用的門種類和數量越少越好，所以再進一步想。
我們可以發現只有在CP=1且輸入為（1，1）時R-S觸發器才可能有混亂。
而在CP=1時，R-S觸發器的前面的兩個與非門（見圖中紅圈圈出的）就等於非門。如果我們讓R等於S的非那麼一定不會出現（1,1）的情況。
為了讓R等於S的非，我們用綠線（如圖）將R與S非過後相連。
這就是第二種D觸發器，相比上一種減少了門的數量和種類。
J-K觸發器
T觸發器