lan writing 仲裁 固定 num 芯片 module mod dsm

很清晰的解讀i2c協議

轉載：http://dpinglee.blog.163.com/blog/static/14409775320112239374615/

1.I2C協議

2條雙向串行線，一條數據線SDA，一條時鐘線SCL。
SDA傳輸數據是大端傳輸，每次傳輸8bit，即一字節。
支持多主控(multimastering)，任何時間點只能有一個主控。
總線上每個設備都有自己的一個addr，共7個bit，廣播地址全0.
系統中可能有多個同種芯片，為此addr分為固定部分和可編程部份，細節視芯片而定，看datasheet。

1.1 I2C位傳輸
數據傳輸：SCL為高電平時，SDA線若保持穩定，那麽SDA上是在傳輸數據bit；
若SDA發生跳變，則用來表示一個會話的開始或結束（後面講）
數據改變：SCL為低電平時，SDA線才能改變傳輸的bit
1.2 I2C開始和結束信號
開始信號：SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數據。
結束信號：SCL為高電平時，SDA由低電平向高電平跳變，結束傳送數據。

1.3 I2C應答信號

Master每發送完8bit數據後等待Slave的ACK。
即在第9個clock，若從IC發ACK，SDA會被拉低。
若沒有ACK，SDA會被置高，這會引起Master發生RESTART或STOP流程，如下所示： 1.4 I2C寫流程
寫寄存器的標準流程為：
1. Master發起START
2. Master發送I2C addr（7bit）和w操作0（1bit），等待ACK
3. Slave發送ACK
4. Master發送reg addr（8bit），等待ACK
5. Slave發送ACK
6. Master發送data（8bit），即要寫入寄存器中的數據，等待ACK
7. Slave發送ACK
8. 第6步和第7步可以重復多次，即順序寫多個寄存器
9. Master發起STOP

寫一個寄存器 寫多個寄存器 1.5 I2C讀流程

讀寄存器的標準流程為：
1. Master發送I2Caddr（7bit）和 W操作1（1bit），等待ACK
2. Slave發送ACK
3. Master發送reg addr（8bit），等待ACK
4. Slave發送ACK
5. Master發起START
6. Master發送I2C addr（7bit）和 R操作1（1bit），等待ACK
7. Slave發送ACK
8. Slave發送data（8bit），即寄存器裏的值
9. Master發送ACK
10. 第8步和第9步可以重復多次，即順序讀多個寄存器

讀一個寄存器 讀多個寄存器 2. PowerPC的I2C實現

Mpc8560的CCSR中控制I2C的寄存器共有6個。

2.1 I2CADR 地址寄存器

CPU也可以是I2C的Slave，CPU的I2C地址有 I2CADR指定 2.2 I2CFDR 頻率設置寄存器 The serial bit clock frequency of SCL is equal to the CCB clock divided by the divider.
用來設置I2C總線頻率

2.3 I2CCR 控制寄存器

MEN： Module Enable. 置1時，I2C模塊使能
MIEN：Module Interrupt Enable. 置1時，I2C中斷使能。
MSTA：Master/slave mode. 1 Master mode，0 Slave mode.
當1->0時，CPU發起STOP信號
當0->1時，CPU發起START信號
MTX：Transmit/receive mode select.0 Receive mode，1 Transmit mode
TXAK：Transfer acknowledge. 置1時，CPU在9th clock發送ACK拉低SDA
RSTA：Repeat START. 置1時，CPU發送REPEAT START
BCST：置1，CPU接收廣播信息（信息的slave addr為7個0）

2.4 I2CSR 狀態寄存器
MCF：0 Byte transfer is in process
1 Byte transfer is completed

MAAS：當CPU作為Slave時，若I2CDR與會話中Slaveaddr匹配，此bit被置1

MBB：0 I2C bus idle
1 I2C bus busy

MAL：若置1，表示仲裁失敗
BCSTM：若置1，表示接收到廣播信息

SRW：When MAAS is set, SRW indicates the value of the R/W command bit of the calling address, which is sent from the master.
0 Slave receive, master writing to slave
1 Slave transmit, master reading from slave

MIF：Module interrupt. The MIF bit is set when an interrupt is pending, causing a processor interrupt request(provided I2CCR[MIEN] is set)

RXAK：若置1，表示收到了ACK

2.5 I2CDR 數據寄存器

這個寄存器儲存CPU將要傳輸的數據。

3. PPC-Linux中I2C的實現

內核代碼中，通過I2C總線存取寄存器的函數都在文件drivers/i2c/busses/i2c-mpc.c中
最重要的函數是mpc_xfer.

1. static int mpc_xfer(struct i2c_adapter *adap, struct i2c_msg *msgs, intnum)
2. {
3. struct i2c_msg *pmsg;
4. int i;
5. int ret = 0;
6. unsigned long orig_jiffies = jiffies;
7. struct mpc_i2c *i2c = i2c_get_adapdata(adap);
9. mpc_i2c_start(i2c); // 設置I2CCR[MEN], 使能I2C module
11. /* Allow bus up to 1s to become not busy */
12. //一直讀I2CSR[MBB]，等待I2C總線空閑下來
13. while (readb(i2c->base + MPC_I2C_SR) & CSR_MBB) {
14. if (signal_pending(current)) {
15. pr_debug("I2C: Interrupted\n");
16. writeccr(i2c, 0);
17. return -EINTR;
18. }
19. if (time_after(jiffies, orig_jiffies + HZ)) {
20. pr_debug("I2C: timeout\n");
21. if (readb(i2c->base + MPC_I2C_SR) ==
22. (CSR_MCF | CSR_MBB | CSR_RXAK))
23. mpc_i2c_fixup(i2c);
24. return -EIO;
25. }
26. schedule();
27. }
29. for (i = 0; ret >= 0 && i < num; i++) {
30. pmsg = &msgs[i];
31. pr_debug("Doing %s %d bytes to 0x%02x - %d of %d messages\n",
32. pmsg->flags & I2C_M_RD ? "read" : "write",
33. pmsg->len, pmsg->addr, i + 1, num);
34. //根據消息裏的flag進行讀操作或寫操作
35. if (pmsg->flags & I2C_M_RD)
36. ret = mpc_read(i2c, pmsg->addr, pmsg->buf, pmsg->len, i);
37. else
38. ret = mpc_write(i2c, pmsg->addr, pmsg->buf, pmsg->len, i);
39. }
40. mpc_i2c_stop(i2c); //保證為I2CCSR[MSTA]為0，保證能觸發STOP
41. return (ret < 0) ? ret : num;
42. }

1. static int mpc_write(struct mpc_i2c *i2c, int target,
2. const u8 * data, int length, int restart)
3. {
4. int i;
5. unsigned timeout = i2c->adap.timeout;
6. u32 flags = restart ? CCR_RSTA : 0;
8. /* Start with MEN */ //以防萬一，保證I2C模塊使能起來
9. if (!restart)
10. writeccr(i2c, CCR_MEN);
11. /* Start as master */ //寫了I2CCR[CCR_MSTA]，觸發CPU發起START信號
12. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_MTX | flags);
13. /* Write target byte */ //CPU發送一個字節，slave I2C addr和0 (寫操作bit)
14. writeb((target << 1), i2c->base + MPC_I2C_DR);
16. if (i2c_wait(i2c, timeout, 1) < 0) //等待slave 發ACK
17. return -1;
19. for (i = 0; i < length; i++) {
20. /* Write data byte */
21. writeb(data[i], i2c->base + MPC_I2C_DR); //CPU接著發數據，包括reg addr和data
23. if (i2c_wait(i2c, timeout, 1) < 0) //等待slave 發ACK
24. return -1;
25. }
27. return 0;
28. }

1. static int i2c_wait(struct mpc_i2c *i2c, unsigned timeout, int writing)
2. {
3. unsigned long orig_jiffies = jiffies;
4. u32 x;
5. int result = 0;
7. if (i2c->irq == 0)
8. { //循環讀I2CSR，直到I2CSR[MIF]置1
9. while (!(readb(i2c->base + MPC_I2C_SR) & CSR_MIF)) {
10. schedule();
11. if (time_after(jiffies, orig_jiffies + timeout)) {
12. pr_debug("I2C: timeout\n");
13. writeccr(i2c, 0);
14. result = -EIO;
15. break;
16. }
17. }
18. x = readb(i2c->base + MPC_I2C_SR);
19. writeb(0, i2c->base + MPC_I2C_SR);
20. } else {
21. /* Interrupt mode */
22. result = wait_event_interruptible_timeout(i2c->queue,
23. (i2c->interrupt & CSR_MIF), timeout * HZ);
25. if (unlikely(result < 0)) {
26. pr_debug("I2C: wait interrupted\n");
27. writeccr(i2c, 0);
28. } else if (unlikely(!(i2c->interrupt & CSR_MIF))) {
29. pr_debug("I2C: wait timeout\n");
30. writeccr(i2c, 0);
31. result = -ETIMEDOUT;
32. }
34. x = i2c->interrupt;
35. i2c->interrupt = 0;
36. }
38. if (result < 0)
39. return result;
41. if (!(x & CSR_MCF)) {
42. pr_debug("I2C: unfinished\n");
43. return -EIO;
44. }
46. if (x & CSR_MAL) { //仲裁失敗
47. pr_debug("I2C: MAL\n");
48. return -EIO;
49. }
51. if (writing && (x & CSR_RXAK)) {//寫後沒收到ACK
52. pr_debug("I2C: No RXAK\n");
53. /* generate stop */
54. writeccr(i2c, CCR_MEN);
55. return -EIO;
56. }
57. return 0;
58. }

1. static int mpc_read(struct mpc_i2c *i2c, int target,
2. u8 * data, int length, int restart)
3. {
4. unsigned timeout = i2c->adap.timeout;
5. int i;
6. u32 flags = restart ? CCR_RSTA : 0;
8. /* Start with MEN */ //以防萬一，保證I2C模塊使能
9. if (!restart)
10. writeccr(i2c, CCR_MEN);
11. /* Switch to read - restart */
12. //註意這裏，再次把CCR_MSTA置1，再觸發 START
13. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_MTX | flags);
16. /* Write target address byte - this time with the read flag set */
17. //CPU發送slave I2C addr和讀操作1
18. writeb((target << 1) | 1, i2c->base + MPC_I2C_DR);

//等待Slave發ACK

1. if (i2c_wait(i2c, timeout, 1) < 0)
2. return -1;
4. if (length) {
5. if (length == 1)
6. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_TXAK);
7. else //為什麽不置 TXAK
8. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA);
9. /* Dummy read */
10. readb(i2c->base + MPC_I2C_DR);
11. }
13. for (i = 0; i < length; i++) {
14. if (i2c_wait(i2c, timeout, 0) < 0)
15. return -1;
17. /* Generate txack on next to last byte */
18. //註意這裏TXAK置1，表示CPU每收到1byte數據後，會發送ACK
19. if (i == length - 2)
20. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_TXAK);
22. /* Generate stop on last byte */
23. //註意這裏CCR_MSTA [1->0] CPU會觸發STOP
24. if (i == length - 1)
25. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_TXAK);
27. data[i] = readb(i2c->base + MPC_I2C_DR);
28. }
30. return length;
31. }

很清晰的解讀i2c協議