一：TTL

TTL積體電路的主要型式為電晶體-電晶體邏輯閘(Transistor-Transistor Logic gate)，TTL採用5V電源。

  1. 輸出高電平Uoh和輸出低電平Uol

Uoh≥2.4V,   Uol≤0.4V

在室溫下，一般輸出高電平為3.5V

2. 輸入高電平Uih和輸入低電平Uil    

Uih≥2.0V,    Uol≤0.8V

3. 噪聲容限0.4V    

噪聲容限計算：噪聲容限=min{高電平噪聲容限，低電平噪聲容限}

高電平噪聲容限=最小輸出高電平電壓-最小輸入高電平電壓

低電平噪聲容限=最大輸入低電平電壓-最大輸出低電平電壓

二： CMOS

Complementary Metal Oxide Semiconductor（互補金氧半導體）

CMOS電路是電壓控制器件，輸入電阻極大，對於干擾訊號十分敏感，因此不用的輸入端不應開路，接到地或者電源上。CMOS電路的優點是噪聲容限較寬，靜態功耗很小。CMOS採用5~15V電源, 另外, 只有 4000 系列的 CMOS 器件可以工作在15V電源下, 74HC, 74HCT 等都只能工作在 5V電源下, 現在已經有工作在 3V和 2.5V電源下的 CMOS 邏輯電路晶片了.

1. 輸出高電平Uoh和輸出低電平Uol

Uoh≈VCC,    Uol≈GND

2. 輸入高電平Uih和輸入低電平Uil

Uih≥0.7VCC,   Uol≤0.2VCC

(VCC為電源電壓，GND為地)

從上面可以看出: 
在同樣5V電源電壓情況下，COMS電路可以直接驅動TTL，因為CMOS的輸出高電平VCC=5V大於2.0V,輸出低電平GND=0V小於0.8V;而TTL電路則不能直接驅動CMOS電路，TTL的輸出高電平為大於2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測到高電平，低電平小於0.4V滿足要求，所以在TTL電路驅動COMS電路時需要加上拉電阻

三：TTL和COMS電路比較：

1. TTL電路是電流控制器件，而CMOS電路是電壓控制器件。

2. TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常現象。

3. COMS電路的使用注意事項 
1) COMS電路是電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。 
2) 輸入端接低內阻的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。 
3) 當接長訊號傳輸線時，在COMS電路端接匹配電阻。 
4) 當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。 
5) COMS的輸入電流超過1mA，就有可能燒壞COMS。

4. TTL閘電路中輸入端負載特性(輸入端帶電阻特殊情況的處理)： 
1)懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。 
2)在閘電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐 時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。COMS閘電路就不用考慮這些了。

四：OC門與OD門

1. OC（Open Collector）門，即集電極開路閘電路(Open Collector)，OD(Open Drain)門，即漏極開路閘電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。

2. TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢?那是因為當三極體截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的 0，而是約0。而這個就是漏電流。

3. 開漏輸出：OC門的輸出就是開漏輸出;OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩衝/驅動器、電平轉換器以及滿足吸收大負載電流的需要。

4. 為什麼引入OC門? 
實際使用中,有時需要兩個或兩個以上與非門的輸出端連線在同一條導線上，將這些與非門上的資料(狀態電平)用同一條導線輸送出去。因此，需要一種新的與非閘電路–OC門來實現“線與邏輯”。

五：有關邏輯電平的一些概念

要了解邏輯電平的內容，首先要知道以下幾個概念的含義：

1. 輸入高電平(Vih)：保證邏輯閘的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。

2. 輸入低電平(Vil)：保證邏輯閘的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。

3. 輸出高電平(Voh)：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此Voh。

4. 輸出低電平(Vol)：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此Vol。

5. 閥值電平(Vt)：數位電路晶片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值，對於CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸 出，則必須要求輸入高電平> Vih，輸入低電平

  對於一般的邏輯電平，以上引數的關係如下：Voh > Vih > Vt > Vil > Vol

---作者：古墓龍吟 來源：CSDN 原文：https://blog.csdn.net/qq_27745395/article/details/76687175?utm_source=copy