1，TTL電平：  
        輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。  max(2.4-2,0.8-0.4)

CMOS電平： 

1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的噪聲容限。

4，OC門，即集電極開路閘電路，OD門，即漏極開路閘電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動閘電路。 

5，TTL和COMS電路比較：  
1）TTL電路是電流控制器件，而coms電路是電壓控制器件

1：輸入高電平（Vih）： 保證邏輯閘的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。  
        2：輸入低電平（Vil）：保證邏輯閘的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。  
        3：輸出高電平（Voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此Voh。  
        4：輸出低電平（Vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此Vol。  
        5：閥值電平(Vt)：數位電路晶片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值，對於CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平> Vih，輸入低電平 
對於一般的邏輯電平，以上引數的關係如下： Voh > Vih > Vt > Vil > Vol。 

另外5V CMOS器件的邏輯電平引數與供電電壓有一定關係，一般情況下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪聲容限較TTL電平高。

（2） 3V TTL 裝置（LVC）驅動5V TTL 裝置。兩者邏輯電平是相同的，連線可以不需要外部電路或裝置。

（3） 5V CMOS 裝置驅動3.3V TTL 裝置。兩個不同的邏輯電平連線在一起，進一步分析5VCMOS 裝置的VOH 和VOL與3.3V LVC 裝置的VIH 和VIL 電平，雖然存在不一致的地方，但有5V 容忍度的3.3V 裝置可以在5V CMOS電平輸入下工作。使用5V 容忍度的LVC 裝置，5V CMOS 驅動3.3V LVC 是可能的。

（4） 3.3V TTL 裝置驅動5V CMOS 裝置。3.3V LVC 的VOH 是2.4V（輸出電平可達3.3V），而5V CMOS
裝置的最小VIH 要求是3.5V。因此，用3.3V LVC 或其他3.3V 標準的裝置驅動5V CMOS裝置是不可能的。解決該問題就需要用到專用晶片，如TI的SN74ALVC164245 和SN74LVC4245 等。這些晶片一邊採用3.3V電平供電，另一邊採用5V 電平供電，可以使3.3V 邏輯部分驅動5V CMOS 裝置

邏輯器件的使用指南 
        1：多餘不用輸入管腳的處理 
        在多數情況下，積體電路晶片的管腳不會全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管腳，但實際上通常不會全部使用，這樣就會存在懸空端子。所有數字邏輯器件的無用端子必須連線到一個高電平或低電平，以防止電流漂移（具有匯流排保持功能的器件無需處理不用輸入管腳）。究竟上拉還是下拉由實際器件在何種方式下功耗最低確定。 244、16244經測試在接高電平時靜態功耗較小，而接地時靜態功耗較大，故建議其無用端子處理以通過電阻接電源為好，電阻值推薦為1～10K。 
        2：選擇板內驅動器件的驅動能力，速度，不能盲目追求大驅動能力和高速的器件，應該選擇能夠滿足設計要求，同時有一定的餘量的器件，這樣可以減少訊號過沖，改善訊號質量。並且在設計時必須考慮訊號匹配。 
        3：在對驅動能力和速度要求較高的場合，如高速匯流排型訊號線，可使用ABT、LVT系列。板間介面選擇ABT16244/245或LVTH16244 /245，並在母板兩端匹配，在不影響速度的條件下與母板介面儘量串阻，以抑制過沖、保護器件，典型電阻值為10- 200Ω左右，另外，也可以使用並接二級管來進行處理，效果也不錯，如1N4148等（抗衝擊較好）。 
        4：在匯流排達到產生傳輸線效應的長度後，應考慮對傳輸線進行匹配，一般採用的方式有始端匹配、終端匹配等。 
        始端匹配是在晶片的輸出端串接電阻，目的是防止訊號畸變和地彈反射，特別當匯流排要透過接外掛時，尤其須做始端匹配。內部帶串聯阻尼電阻的器件相當於始端匹配，由於其阻值固定，無法根據實際情況進行調整，在多數場合對於改善訊號質量收效不大，故此不建議推薦使用。始端匹配推薦電阻值為10～51 Ω，在實際使用中可根據IBIS模型模擬仿真確定其具體值。 
由於終端匹配網路加重了匯流排負載，所以不應該因為匹配而使Buffer的實際驅動電流大於驅動器件所能提供的最大Source、Sink電流值。 
應選擇正確的終端匹配網路，使匯流排即使在沒有任何驅動源時，其線電壓仍能保持在穩定的高電平。 
        5：要注意高速驅動器件的電源濾波。如ABT、LVT系列晶片在佈線時，建議在晶片的四組電源引腳附近分別接0.1 μ或0.01 μ電容。 
        6：可程式設計器件任何電源引腳、地線引腳均不能懸空；在每個可程式設計器件的電源和地間要並接0.1uF的去耦電容，去耦電容儘量靠近電源引腳，並與地形成儘可能小的環路。 
        7：收發匯流排需有上拉電阻或上下拉電阻，保證匯流排浮空時能處於一個有效電平，以減小功耗和干擾。 
        8：373/374/273等器件為工作可靠，鎖存時鐘輸入建議串入10－200歐電阻。 
        9：時鐘、復位等引腳輸入往往要求較高電平，必要時可上拉電阻。 
        10：注意不同系列器件是否有帶電插拔功能及應用設計中的注意事項，在設計帶電插拔電路時請參考公司的《單板帶電插拔設計規範》。 
        11：注意電平介面的相容性。 選用器件時要注意電平訊號型別，對於有不同邏輯電平互連的情況，請遵守本規範的相應的章節的具體要求。 
        12： 在器件工作過程中，為保證器件安全執行，器件引腳上的電壓及電流應嚴格控制在器件手冊指定的範圍內。邏輯器件的工作電壓不要超出它所允許的範圍。 
        13：邏輯器件的輸入訊號不要超過它所能允許的電壓輸入範圍，不然可能會導致晶片效能下降甚至損壞邏輯器件。 
        14：對開關量輸入應串電阻，以避免過壓損壞。 
        15：對於帶有緩衝器的器件不要用於線性電路，如放大器。 

TTL、CMOS器件的互連 
器件的互連總則 
        在公司產品的某些單板上，有時需要在某些邏輯電平的器件之間進行互連。在不同邏輯電平器件之間進行互連時主要考慮以下幾點： 
        1：電平關係，必須保證在各自的電平範圍內工作，否則，不能滿足正常邏輯功能，嚴重時會燒燬晶片。 
        2：驅動能力，必須根據器件的特性引數仔細考慮，計算和試驗，否則很可能造成隱患，在電源波動，受到干擾時系統就會崩潰。 
        3：時延特性，在高速訊號進行邏輯電平轉換時，會帶來較大的延時，設計時一定要充分考慮其容限。 
        4：選用電平轉換邏輯晶片時應慎重考慮，反覆對比。通常邏輯電平轉換晶片為通用轉換晶片，可靠性高，設計方便，簡化了電路，但對於具體的設計電路一定要考慮以上三種情況，合理選用。 
        對於數位電路來說，各種器件所需的輸入電流、輸出驅動電流不同，為了驅動大電流器件、遠距離傳輸、同時驅動多個器件，都需要審查電流驅動能力：輸出電流應大於負載所需輸入電流；另一方面，TTL、CMOS、ECL等輸入、輸出電平標準不一致，同時採用上述多種器件時應考慮電平之間的轉換問題。 
        我們在電路設計中經常遇到不同的邏輯電平之間的互連，不同的互連方法對電路造成以下影響： 
        ·對邏輯電平的影響。應保證合格的噪聲容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax ≥0.4V)，並且輸出電壓不超過輸入電壓允許範圍。 
        ·對上升/下降時間的影響。應保證Tplh和Tphl滿足電路時序關係的要求和EMC的要求。 
        ·對電壓過沖的影響。過沖不應超出器件允許電壓絕對最大值，否則有可能導致器件損壞。 

        TTL和CMOS的邏輯電平關係如上述圖所示： 圖2－1：TTL和CMOS的邏輯電平圖；圖2－2：低電壓邏輯電平標準 

        3.3V 的邏輯電平標準如前面所述有三種，實際的3.3V TTL/CMOS邏輯器件的輸入電平引數一般都使用LVTTL或3.3V邏輯電平標準（一般很少使用LVCMOS輸入電平），輸出電平引數在小電流負載時高低電平可分別接近電源電壓和地電平（類似LVCMOS輸出電平），在大電流負載時輸出電平引數則接近LVTTL電平引數，所以輸出電平引數也可歸入 3.3V邏輯電平，另外，一些公司的手冊中將其歸納如LVTTL的輸出邏輯電平，也可以。 
        在下面討論邏輯電平的互連時，對3.3V TTL/CMOS的邏輯電平，我們就指的是3.3V邏輯電平或LVTTL邏輯電平。 
        常用的TTL和CMOS邏輯電平分類有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5V Tol.、和OC/OD門。 
        其中： 
        3.3V/5V Tol.是指輸入是3.3V邏輯電平，但可以忍受5V電壓的訊號輸入。 
        3.3V TTL/CMOS邏輯電平表示不能輸入5V訊號的邏輯電平，否則會出問題。 
        注意某些5V的CMOS邏輯器件，它也可以工作於3.3V的電壓，但它與真正的3.3V器件（是LVTTL邏輯電平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作於3.3V）（其實是LVCMOS邏輯輸入電平），而不是2.0V，因而與真正的3.3V器件互連時工作不太可靠，使用時要特別注意，在設計時最好不要採用這類工作方式。 
        值得注意的是有些器件有單獨的輸入或輸出電壓管腳，此管腳接3.3V的電壓時，器件的輸入或輸出邏輯電平為3.3V的邏輯電平訊號，而當它接5V電壓時，輸入或輸出的邏輯電平為5V的邏輯電平訊號，此時應該按該管腳上接的電壓的值來確定輸入和輸出的邏輯電平屬於哪種分類。
        對於可程式設計器件（EPLD和FPGA）的互連也要根據器件本身的特點並參考上述內容進行處理。 
以上5種邏輯電平型別之間的驅動關係如下表： 
輸出支驅動輸入

        上表中打鉤（√）的表示邏輯電平直接互連沒有問題，打星號（?/FONT>）的表示要做特別處理。 
        對於打星號（?/FONT>）的邏輯電平的互連情況，具體見後面說明。 
        一般對於高邏輯電平驅動低邏輯電平的情況如簡單處理估計可以通過串接10－1K歐的電阻來實現，具體阻值可以通過試驗確定，如為可靠起見，可參考後面推薦的接法。 
        從上表可看出OC/OD輸出加上拉電阻可以驅動所有邏輯電平，5V TTL和3.3V /5V Tol.可以被所有邏輯電平驅動。所以如果您的可程式設計邏輯器件有富裕的管腳，優先使用其OC/OD輸出加上拉電阻實現邏輯電平轉換；其次才用以下專門的邏輯器件轉換。  
        TI的AHCT系列器件為5V TTL輸入、5V CMOS輸出。 
        TI的LVC/LVT系列器件為TTL/CMOS邏輯電平輸入、3.3V TTL（LVTTL）輸出，也可以用雙軌器件替代。 
        注意：不是所有的LVC/LVT系列器件都能夠執行5V TTL/CMOS輸入，一般只有帶字尾A的和LVCH/LVTH系列的可以，具體可以參考其器件手冊。 
5V TTL門作驅動源 ：
        ·驅動3.3V TTL/CMOS 
        通過LVC/LVT系列器件（為TTL/CMOS邏輯電平輸入，LVTTL邏輯電平輸出）進行轉換。 
        ·驅動5V CMOS 
        可以使用上拉5V電阻的方式解決，或者使用AHCT系列器件（為5V TTL輸入、5V CMOS輸出）進行轉換。 
3.3V TTL/CMOS門作驅動源 ：
        ·驅動5V CMOS 
        使用AHCT系列器件（為5V TTL輸入、5V CMOS輸出）進行轉換（3.3V TTL電平（LVTTL）與5V TTL電平可以互連）。 
5V CMOS門作驅動源 ：
        ·驅動3.3V TTL/CMOS 
        通過LVC/LVT器件（輸入是TTL/CMOS邏輯電平，輸出是LVTTL邏輯電平）進行轉換。 
2.5V CMOS邏輯電平的互連 
        隨著晶片技術的發展，未來使用2.5V電壓的晶片和邏輯器件也會越來越多，這裡簡單談一下2.5V邏輯電平與其他電平的互連，主要是談一下2.5V邏輯電平與3.3V邏輯電平的互連。（注意：對於某些晶片，由於採用了優化設計，它的2.5V管腳的邏輯電平可以和3.3V的邏輯電平互連，此時就不需要再進行邏輯電平的轉換了。） 
        1：3.3V TTL/CMOS邏輯電平驅動2.5V CMOS邏輯電平 
        2.5V 的邏輯器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四種系列器件工作在2.5V時可以容忍3.3V的電平訊號輸入，而ALVC不行，所以可以使用LV、LVC、AVC、ALVT系列器件來進行3.3V TTL/CMOS邏輯電平到2.5V CMOS邏輯電平的轉換。 
        2：2.5V CMOS邏輯電平驅動3.3V TTL/CMOS邏輯電平 
        2.5V CMOS邏輯電平的VOH為2.0V，而3.3V TTL/CMOS的邏輯電平的VIH也為2.0V，所以直接互連的話可能會出問題（除非3.3V的晶片本身的VIH引數明確降低了）。此時可以使用雙軌器件SN74LVCC3245A來進行2.5V邏輯電平到3.3V邏輯電平的轉換，另外，使用OC/OD們加上拉電阻應該也是可以的。